llvm/test/CodeGen/AArch64/sve-intrinsics-ldN-reg+reg-addr-mode.ll

   1 ; RUN: llc -mtriple=aarch64--linux-gnu -mattr=sve < %s | FileCheck %s
   2
   3 ; ld2b
   4 define <vscale x 32 x i8> @ld2.nxv32i8(<vscale x 16 x i1> %Pg, i8 *%addr, i64 %a) {
   5 ; CHECK-LABEL: ld2.nxv32i8:
   6 ; CHECK: ld2b { z0.b, z1.b }, p0/z, [x0, x1]
   7 ; CHECK-NEXT: ret
   8 %addr2 = getelementptr i8, i8 *  %addr, i64 %a
   9 %res = call <vscale x 32 x i8> @llvm.aarch64.sve.ld2.nxv32i8.nxv16i1.p0i8(<vscale x 16 x i1> %Pg, i8 *%addr2)
  10 ret <vscale x 32 x i8> %res
  11 }
  12
  13 ; ld2h
  14 define <vscale x 16 x i16> @ld2.nxv16i16(<vscale x 8 x i1> %Pg, i16 *%addr, i64 %a) {
  15 ; CHECK-LABEL: ld2.nxv16i16:
  16 ; CHECK: ld2h { z0.h, z1.h }, p0/z, [x0, x1, lsl #1]
  17 ; CHECK-NEXT: ret
  18 %addr2 = getelementptr i16, i16 *  %addr, i64 %a
  19 %res = call <vscale x 16 x i16> @llvm.aarch64.sve.ld2.nxv16i16.nxv8i1.p0i16(<vscale x 8 x i1> %Pg, i16 *%addr2)
  20 ret <vscale x 16 x i16> %res
  21 }
  22
  23 define <vscale x 16 x half> @ld2.nxv16f16(<vscale x 8 x i1> %Pg, half *%addr, i64 %a) {
  24 ; CHECK-LABEL: ld2.nxv16f16:
  25 ; CHECK: ld2h { z0.h, z1.h }, p0/z, [x0, x1, lsl #1]
  26 ; CHECK-NEXT: ret
  27 %addr2 = getelementptr half, half *  %addr, i64 %a
  28 %res = call <vscale x 16 x half> @llvm.aarch64.sve.ld2.nxv16f16.nxv8i1.p0f16(<vscale x 8 x i1> %Pg, half *%addr2)
  29 ret <vscale x 16 x half> %res
  30 }
  31
  32 define <vscale x 16 x bfloat> @ld2.nxv16bf16(<vscale x 8 x i1> %Pg, bfloat *%addr, i64 %a) #0 {
  33 ; CHECK-LABEL: ld2.nxv16bf16:
  34 ; CHECK: ld2h { z0.h, z1.h }, p0/z, [x0, x1, lsl #1]
  35 ; CHECK-NEXT: ret
  36 %addr2 = getelementptr bfloat, bfloat *  %addr, i64 %a
  37 %res = call <vscale x 16 x bfloat> @llvm.aarch64.sve.ld2.nxv16bf16.nxv8i1.p0bf16(<vscale x 8 x i1> %Pg, bfloat *%addr2)
  38 ret <vscale x 16 x bfloat> %res
  39 }
  40
  41 ; ld2w
  42 define <vscale x 8 x i32> @ld2.nxv8i32(<vscale x 4 x i1> %Pg, i32 *%addr, i64 %a) {
  43 ; CHECK-LABEL: ld2.nxv8i32:
  44 ; CHECK: ld2w { z0.s, z1.s }, p0/z, [x0, x1, lsl #2]
  45 ; CHECK-NEXT: ret
  46 %addr2 = getelementptr i32, i32 *  %addr, i64 %a
  47 %res = call <vscale x 8 x i32> @llvm.aarch64.sve.ld2.nxv8i32.nxv4i1.p0i32(<vscale x 4 x i1> %Pg, i32 *%addr2)
  48 ret <vscale x 8 x i32> %res
  49 }
  50
  51 define <vscale x 8 x float> @ld2.nxv8f32(<vscale x 4 x i1> %Pg, float *%addr, i64 %a) {
  52 ; CHECK-LABEL: ld2.nxv8f32:
  53 ; CHECK: ld2w { z0.s, z1.s }, p0/z, [x0, x1, lsl #2]
  54 ; CHECK-NEXT: ret
  55 %addr2 = getelementptr float, float *  %addr, i64 %a
  56 %res = call <vscale x 8 x float> @llvm.aarch64.sve.ld2.nxv8f32.nxv4i1.p0f32(<vscale x 4 x i1> %Pg, float *%addr2)
  57 ret <vscale x 8 x float> %res
  58 }
  59
  60 ; ld2d
  61 define <vscale x 4 x i64> @ld2.nxv4i64(<vscale x 2 x i1> %Pg, i64 *%addr, i64 %a) {
  62 ; CHECK-LABEL: ld2.nxv4i64:
  63 ; CHECK: ld2d { z0.d, z1.d }, p0/z, [x0, x1, lsl #3]
  64 ; CHECK-NEXT: ret
  65 %addr2 = getelementptr i64, i64 *  %addr, i64 %a
  66 %res = call <vscale x 4 x i64> @llvm.aarch64.sve.ld2.nxv4i64.nxv2i1.p0i64(<vscale x 2 x i1> %Pg, i64 *%addr2)
  67 ret <vscale x 4 x i64> %res
  68 }
  69
  70 define <vscale x 4 x double> @ld2.nxv4f64(<vscale x 2 x i1> %Pg, double *%addr, i64 %a) {
  71 ; CHECK-LABEL: ld2.nxv4f64:
  72 ; CHECK: ld2d { z0.d, z1.d }, p0/z, [x0, x1, lsl #3]
  73 ; CHECK-NEXT: ret
  74 %addr2 = getelementptr double, double *  %addr, i64 %a
  75 %res = call <vscale x 4 x double> @llvm.aarch64.sve.ld2.nxv4f64.nxv2i1.p0f64(<vscale x 2 x i1> %Pg, double *%addr2)
  76 ret <vscale x 4 x double> %res
  77 }
  78
  79 ; ld3b
  80 define <vscale x 48 x i8> @ld3.nxv48i8(<vscale x 16 x i1> %Pg, i8 *%addr, i64 %a) {
  81 ; CHECK-LABEL: ld3.nxv48i8:
  82 ; CHECK: ld3b { z0.b, z1.b, z2.b }, p0/z, [x0, x1]
  83 ; CHECK-NEXT: ret
  84 %addr2 = getelementptr i8, i8 *  %addr, i64 %a
  85 %res = call <vscale x 48 x i8> @llvm.aarch64.sve.ld3.nxv48i8.nxv16i1.p0i8(<vscale x 16 x i1> %Pg, i8 *%addr2)
  86 ret <vscale x 48 x i8> %res
  87 }
  88
  89 ; ld3h
  90 define <vscale x 24 x i16> @ld3.nxv24i16(<vscale x 8 x i1> %Pg, i16 *%addr, i64 %a) {
  91 ; CHECK-LABEL: ld3.nxv24i16:
  92 ; CHECK: ld3h { z0.h, z1.h, z2.h }, p0/z, [x0, x1, lsl #1]
  93 ; CHECK-NEXT: ret
  94 %addr2 = getelementptr i16, i16 *  %addr, i64 %a
  95 %res = call <vscale x 24 x i16> @llvm.aarch64.sve.ld3.nxv24i16.nxv8i1.p0i16(<vscale x 8 x i1> %Pg, i16 *%addr2)
  96 ret <vscale x 24 x i16> %res
  97 }
  98
  99 define <vscale x 24 x half> @ld3.nxv24f16(<vscale x 8 x i1> %Pg, half *%addr, i64 %a) {
 100 ; CHECK-LABEL: ld3.nxv24f16:
 101 ; CHECK: ld3h { z0.h, z1.h, z2.h }, p0/z, [x0, x1, lsl #1]
 102 ; CHECK-NEXT: ret
 103 %addr2 = getelementptr half, half *  %addr, i64 %a
 104 %res = call <vscale x 24 x half> @llvm.aarch64.sve.ld3.nxv24f16.nxv8i1.p0f16(<vscale x 8 x i1> %Pg, half *%addr2)
 105 ret <vscale x 24 x half> %res
 106 }
 107
 108 define <vscale x 24 x bfloat> @ld3.nxv24bf16(<vscale x 8 x i1> %Pg, bfloat *%addr, i64 %a) #0 {
 109 ; CHECK-LABEL: ld3.nxv24bf16:
 110 ; CHECK: ld3h { z0.h, z1.h, z2.h }, p0/z, [x0, x1, lsl #1]
 111 ; CHECK-NEXT: ret
 112 %addr2 = getelementptr bfloat, bfloat *  %addr, i64 %a
 113 %res = call <vscale x 24 x bfloat> @llvm.aarch64.sve.ld3.nxv24bf16.nxv8i1.p0bf16(<vscale x 8 x i1> %Pg, bfloat *%addr2)
 114 ret <vscale x 24 x bfloat> %res
 115 }
 116
 117 ; ld3w
 118 define <vscale x 12 x i32> @ld3.nxv12i32(<vscale x 4 x i1> %Pg, i32 *%addr, i64 %a) {
 119 ; CHECK-LABEL: ld3.nxv12i32:
 120 ; CHECK: ld3w { z0.s, z1.s, z2.s }, p0/z, [x0, x1, lsl #2]
 121 ; CHECK-NEXT: ret
 122 %addr2 = getelementptr i32, i32 *  %addr, i64 %a
 123 %res = call <vscale x 12 x i32> @llvm.aarch64.sve.ld3.nxv12i32.nxv4i1.p0i32(<vscale x 4 x i1> %Pg, i32 *%addr2)
 124 ret <vscale x 12 x i32> %res
 125 }
 126
 127 define <vscale x 12 x float> @ld3.nxv12f32(<vscale x 4 x i1> %Pg, float *%addr, i64 %a) {
 128 ; CHECK-LABEL: ld3.nxv12f32:
 129 ; CHECK: ld3w { z0.s, z1.s, z2.s }, p0/z, [x0, x1, lsl #2]
 130 ; CHECK-NEXT: ret
 131 %addr2 = getelementptr float, float *  %addr, i64 %a
 132 %res = call <vscale x 12 x float> @llvm.aarch64.sve.ld3.nxv12f32.nxv4i1.p0f32(<vscale x 4 x i1> %Pg, float *%addr2)
 133 ret <vscale x 12 x float> %res
 134 }
 135
 136 ; ld3d
 137 define <vscale x 6 x i64> @ld3.nxv6i64(<vscale x 2 x i1> %Pg, i64 *%addr, i64 %a) {
 138 ; CHECK-LABEL: ld3.nxv6i64:
 139 ; CHECK: ld3d { z0.d, z1.d, z2.d }, p0/z, [x0, x1, lsl #3]
 140 ; CHECK-NEXT: ret
 141 %addr2 = getelementptr i64, i64 *  %addr, i64 %a
 142 %res = call <vscale x 6 x i64> @llvm.aarch64.sve.ld3.nxv6i64.nxv2i1.p0i64(<vscale x 2 x i1> %Pg, i64 *%addr2)
 143 ret <vscale x 6 x i64> %res
 144 }
 145
 146 define <vscale x 6 x double> @ld3.nxv6f64(<vscale x 2 x i1> %Pg, double *%addr, i64 %a) {
 147 ; CHECK-LABEL: ld3.nxv6f64:
 148 ; CHECK: ld3d { z0.d, z1.d, z2.d }, p0/z, [x0, x1, lsl #3]
 149 ; CHECK-NEXT: ret
 150 %addr2 = getelementptr double, double *  %addr, i64 %a
 151 %res = call <vscale x 6 x double> @llvm.aarch64.sve.ld3.nxv6f64.nxv2i1.p0f64(<vscale x 2 x i1> %Pg, double *%addr2)
 152 ret <vscale x 6 x double> %res
 153 }
 154
 155 ; ld4b
 156 define <vscale x 64 x i8> @ld4.nxv64i8(<vscale x 16 x i1> %Pg, i8 *%addr, i64 %a) {
 157 ; CHECK-LABEL: ld4.nxv64i8:
 158 ; CHECK: ld4b { z0.b, z1.b, z2.b, z3.b }, p0/z, [x0, x1]
 159 ; CHECK-NEXT: ret
 160 %addr2 = getelementptr i8, i8 *  %addr, i64 %a
 161 %res = call <vscale x 64 x i8> @llvm.aarch64.sve.ld4.nxv64i8.nxv16i1.p0i8(<vscale x 16 x i1> %Pg, i8 *%addr2)
 162 ret <vscale x 64 x i8> %res
 163 }
 164
 165 ; ld4h
 166 define <vscale x 32 x i16> @ld4.nxv32i16(<vscale x 8 x i1> %Pg, i16 *%addr, i64 %a) {
 167 ; CHECK-LABEL: ld4.nxv32i16:
 168 ; CHECK: ld4h { z0.h, z1.h, z2.h, z3.h }, p0/z, [x0, x1, lsl #1]
 169 ; CHECK-NEXT: ret
 170 %addr2 = getelementptr i16, i16 *  %addr, i64 %a
 171 %res = call <vscale x 32 x i16> @llvm.aarch64.sve.ld4.nxv32i16.nxv8i1.p0i16(<vscale x 8 x i1> %Pg, i16 *%addr2)
 172 ret <vscale x 32 x i16> %res
 173 }
 174
 175 define <vscale x 32 x half> @ld4.nxv32f16(<vscale x 8 x i1> %Pg, half *%addr, i64 %a) {
 176 ; CHECK-LABEL: ld4.nxv32f16:
 177 ; CHECK: ld4h { z0.h, z1.h, z2.h, z3.h }, p0/z, [x0, x1, lsl #1]
 178 ; CHECK-NEXT: ret
 179 %addr2 = getelementptr half, half *  %addr, i64 %a
 180 %res = call <vscale x 32 x half> @llvm.aarch64.sve.ld4.nxv32f16.nxv8i1.p0f16(<vscale x 8 x i1> %Pg, half *%addr2)
 181 ret <vscale x 32 x half> %res
 182 }
 183
 184 define <vscale x 32 x bfloat> @ld4.nxv32bf16(<vscale x 8 x i1> %Pg, bfloat *%addr, i64 %a) #0 {
 185 ; CHECK-LABEL: ld4.nxv32bf16:
 186 ; CHECK: ld4h { z0.h, z1.h, z2.h, z3.h }, p0/z, [x0, x1, lsl #1]
 187 ; CHECK-NEXT: ret
 188 %addr2 = getelementptr bfloat, bfloat *  %addr, i64 %a
 189 %res = call <vscale x 32 x bfloat> @llvm.aarch64.sve.ld4.nxv32bf16.nxv8i1.p0bf16(<vscale x 8 x i1> %Pg, bfloat *%addr2)
 190 ret <vscale x 32 x bfloat> %res
 191 }
 192
 193 ; ld4w
 194 define <vscale x 16 x i32> @ld4.nxv16i32(<vscale x 4 x i1> %Pg, i32 *%addr, i64 %a) {
 195 ; CHECK-LABEL: ld4.nxv16i32:
 196 ; CHECK: ld4w { z0.s, z1.s, z2.s, z3.s }, p0/z, [x0, x1, lsl #2]
 197 ; CHECK-NEXT: ret
 198 %addr2 = getelementptr i32, i32 *  %addr, i64 %a
 199 %res = call <vscale x 16 x i32> @llvm.aarch64.sve.ld4.nxv16i32.nxv4i1.p0i32(<vscale x 4 x i1> %Pg, i32 *%addr2)
 200 ret <vscale x 16 x i32> %res
 201 }
 202
 203 define <vscale x 16 x float> @ld4.nxv16f32(<vscale x 4 x i1> %Pg, float *%addr, i64 %a) {
 204 ; CHECK-LABEL: ld4.nxv16f32:
 205 ; CHECK: ld4w { z0.s, z1.s, z2.s, z3.s }, p0/z, [x0, x1, lsl #2]
 206 ; CHECK-NEXT: ret
 207 %addr2 = getelementptr float, float *  %addr, i64 %a
 208 %res = call <vscale x 16 x float> @llvm.aarch64.sve.ld4.nxv16f32.nxv4i1.p0f32(<vscale x 4 x i1> %Pg, float *%addr2)
 209 ret <vscale x 16 x float> %res
 210 }
 211
 212 ; ld4d
 213 define <vscale x 8 x i64> @ld4.nxv8i64(<vscale x 2 x i1> %Pg, i64 *%addr, i64 %a) {
 214 ; CHECK-LABEL: ld4.nxv8i64:
 215 ; CHECK: ld4d { z0.d, z1.d, z2.d, z3.d }, p0/z, [x0, x1, lsl #3]
 216 ; CHECK-NEXT: ret
 217 %addr2 = getelementptr i64, i64 *  %addr, i64 %a
 218 %res = call <vscale x 8 x i64> @llvm.aarch64.sve.ld4.nxv8i64.nxv2i1.p0i64(<vscale x 2 x i1> %Pg, i64 *%addr2)
 219 ret <vscale x 8 x i64> %res
 220 }
 221
 222 define <vscale x 8 x double> @ld4.nxv8f64(<vscale x 2 x i1> %Pg, double *%addr, i64 %a) {
 223 ; CHECK-LABEL: ld4.nxv8f64:
 224 ; CHECK: ld4d { z0.d, z1.d, z2.d, z3.d }, p0/z, [x0, x1, lsl #3]
 225 ; CHECK-NEXT: ret
 226 %addr2 = getelementptr double, double *  %addr, i64 %a
 227 %res = call <vscale x 8 x double> @llvm.aarch64.sve.ld4.nxv8f64.nxv2i1.p0f64(<vscale x 2 x i1> %Pg, double *%addr2)
 228 ret <vscale x 8 x double> %res
 229 }
 230
 231 declare <vscale x 32 x i8> @llvm.aarch64.sve.ld2.nxv32i8.nxv16i1.p0i8(<vscale x 16 x i1>, i8*)
 232 declare <vscale x 16 x i16> @llvm.aarch64.sve.ld2.nxv16i16.nxv8i1.p0i16(<vscale x 8 x i1>, i16*)
 233 declare <vscale x 8 x i32> @llvm.aarch64.sve.ld2.nxv8i32.nxv4i1.p0i32(<vscale x 4 x i1>, i32*)
 234 declare <vscale x 4 x i64> @llvm.aarch64.sve.ld2.nxv4i64.nxv2i1.p0i64(<vscale x 2 x i1>, i64*)
 235 declare <vscale x 16 x half> @llvm.aarch64.sve.ld2.nxv16f16.nxv8i1.p0f16(<vscale x 8 x i1>, half*)
 236 declare <vscale x 16 x bfloat> @llvm.aarch64.sve.ld2.nxv16bf16.nxv8i1.p0bf16(<vscale x 8 x i1>, bfloat*)
 237 declare <vscale x 8 x float> @llvm.aarch64.sve.ld2.nxv8f32.nxv4i1.p0f32(<vscale x 4 x i1>, float*)
 238 declare <vscale x 4 x double> @llvm.aarch64.sve.ld2.nxv4f64.nxv2i1.p0f64(<vscale x 2 x i1>, double*)
 239
 240 declare <vscale x 48 x i8> @llvm.aarch64.sve.ld3.nxv48i8.nxv16i1.p0i8(<vscale x 16 x i1>, i8*)
 241 declare <vscale x 24 x i16> @llvm.aarch64.sve.ld3.nxv24i16.nxv8i1.p0i16(<vscale x 8 x i1>, i16*)
 242 declare <vscale x 12 x i32> @llvm.aarch64.sve.ld3.nxv12i32.nxv4i1.p0i32(<vscale x 4 x i1>, i32*)
 243 declare <vscale x 6 x i64> @llvm.aarch64.sve.ld3.nxv6i64.nxv2i1.p0i64(<vscale x 2 x i1>, i64*)
 244 declare <vscale x 24 x half> @llvm.aarch64.sve.ld3.nxv24f16.nxv8i1.p0f16(<vscale x 8 x i1>, half*)
 245 declare <vscale x 24 x bfloat> @llvm.aarch64.sve.ld3.nxv24bf16.nxv8i1.p0bf16(<vscale x 8 x i1>, bfloat*)
 246 declare <vscale x 12 x float> @llvm.aarch64.sve.ld3.nxv12f32.nxv4i1.p0f32(<vscale x 4 x i1>, float*)
 247 declare <vscale x 6 x double> @llvm.aarch64.sve.ld3.nxv6f64.nxv2i1.p0f64(<vscale x 2 x i1>, double*)
 248
 249 declare <vscale x 64 x i8> @llvm.aarch64.sve.ld4.nxv64i8.nxv16i1.p0i8(<vscale x 16 x i1>, i8*)
 250 declare <vscale x 32 x i16> @llvm.aarch64.sve.ld4.nxv32i16.nxv8i1.p0i16(<vscale x 8 x i1>, i16*)
 251 declare <vscale x 16 x i32> @llvm.aarch64.sve.ld4.nxv16i32.nxv4i1.p0i32(<vscale x 4 x i1>, i32*)
 252 declare <vscale x 8 x i64> @llvm.aarch64.sve.ld4.nxv8i64.nxv2i1.p0i64(<vscale x 2 x i1>, i64*)
 253 declare <vscale x 32 x half> @llvm.aarch64.sve.ld4.nxv32f16.nxv8i1.p0f16(<vscale x 8 x i1>, half*)
 254 declare <vscale x 32 x bfloat> @llvm.aarch64.sve.ld4.nxv32bf16.nxv8i1.p0bf16(<vscale x 8 x i1>, bfloat*)
 255 declare <vscale x 16 x float> @llvm.aarch64.sve.ld4.nxv16f32.nxv4i1.p0f32(<vscale x 4 x i1>, float*)
 256 declare <vscale x 8 x double> @llvm.aarch64.sve.ld4.nxv8f64.nxv2i1.p0f64(<vscale x 2 x i1>, double*)
 257
 258 ; +bf16 is required for the bfloat version.
 259 attributes #0 = { "target-features"="+sve,+bf16" }