llvm/test/CodeGen/AArch64/sve-intrinsics-sqdec.ll

   1 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve -asm-verbose=0 < %s | FileCheck %s
   2
   3 ; Since SQDEC{B|H|W|D|P} and SQINC{B|H|W|D|P} have identical semantics, the tests for
   4 ;   * @llvm.aarch64.sve.sqinc{b|h|w|d|p}, and
   5 ;   * @llvm.aarch64.sve.sqdec{b|h|w|d|p}
   6 ; should also be identical (with the instruction name being adjusted). When
   7 ; updating this file remember to make similar changes in the file testing the
   8 ; other intrinsic.
   9
  10 ;
  11 ; SQDECH (vector)
  12 ;
  13
  14 define <vscale x 8 x i16> @sqdech(<vscale x 8 x i16> %a) {
  15 ; CHECK-LABEL: sqdech:
  16 ; CHECK: sqdech z0.h, pow2
  17 ; CHECK-NEXT: ret
  18   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqdech.nxv8i16(<vscale x 8 x i16> %a,
  19                                                                   i32 0, i32 1)
  20   ret <vscale x 8 x i16> %out
  21 }
  22
  23 ;
  24 ; SQDECW (vector)
  25 ;
  26
  27 define <vscale x 4 x i32> @sqdecw(<vscale x 4 x i32> %a) {
  28 ; CHECK-LABEL: sqdecw:
  29 ; CHECK: sqdecw z0.s, vl1, mul #2
  30 ; CHECK-NEXT: ret
  31   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqdecw.nxv4i32(<vscale x 4 x i32> %a,
  32                                                                   i32 1, i32 2)
  33   ret <vscale x 4 x i32> %out
  34 }
  35
  36 ;
  37 ; SQDECD (vector)
  38 ;
  39
  40 define <vscale x 2 x i64> @sqdecd(<vscale x 2 x i64> %a) {
  41 ; CHECK-LABEL: sqdecd:
  42 ; CHECK: sqdecd z0.d, vl2, mul #3
  43 ; CHECK-NEXT: ret
  44   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.sqdecd.nxv2i64(<vscale x 2 x i64> %a,
  45                                                                   i32 2, i32 3)
  46   ret <vscale x 2 x i64> %out
  47 }
  48
  49 ;
  50 ; SQDECP (vector)
  51 ;
  52
  53 define <vscale x 8 x i16> @sqdecp_b16(<vscale x 8 x i16> %a, <vscale x 8 x i1> %b) {
  54 ; CHECK-LABEL: sqdecp_b16:
  55 ; CHECK: sqdecp z0.h, p0
  56 ; CHECK-NEXT: ret
  57   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqdecp.nxv8i16(<vscale x 8 x i16> %a,
  58                                                                   <vscale x 8 x i1> %b)
  59   ret <vscale x 8 x i16> %out
  60 }
  61
  62 define <vscale x 4 x i32> @sqdecp_b32(<vscale x 4 x i32> %a, <vscale x 4 x i1> %b) {
  63 ; CHECK-LABEL: sqdecp_b32:
  64 ; CHECK: sqdecp z0.s, p0
  65 ; CHECK-NEXT: ret
  66   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqdecp.nxv4i32(<vscale x 4 x i32> %a,
  67                                                                   <vscale x 4 x i1> %b)
  68   ret <vscale x 4 x i32> %out
  69 }
  70
  71 define <vscale x 2 x i64> @sqdecp_b64(<vscale x 2 x i64> %a, <vscale x 2 x i1> %b) {
  72 ; CHECK-LABEL: sqdecp_b64:
  73 ; CHECK: sqdecp z0.d, p0
  74 ; CHECK-NEXT: ret
  75   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.sqdecp.nxv2i64(<vscale x 2 x i64> %a,
  76                                                                   <vscale x 2 x i1> %b)
  77   ret <vscale x 2 x i64> %out
  78 }
  79
  80 ;
  81 ; SQDECB (scalar)
  82 ;
  83
  84 define i32 @sqdecb_n32_i32(i32 %a) {
  85 ; CHECK-LABEL: sqdecb_n32_i32:
  86 ; CHECK: sqdecb x0, w0, vl3, mul #4
  87 ; CHECK-NEXT: ret
  88   %out = call i32 @llvm.aarch64.sve.sqdecb.n32(i32 %a, i32 3, i32 4)
  89   ret i32 %out
  90 }
  91
  92 define i64 @sqdecb_n32_i64(i32 %a) {
  93 ; CHECK-LABEL: sqdecb_n32_i64:
  94 ; CHECK: sqdecb x0, w0, vl3, mul #4
  95 ; CHECK-NEXT: ret
  96   %out = call i32 @llvm.aarch64.sve.sqdecb.n32(i32 %a, i32 3, i32 4)
  97   %out_sext = sext i32 %out to i64
  98
  99   ret i64 %out_sext
 100 }
 101
 102 define i64 @sqdecb_n64(i64 %a) {
 103 ; CHECK-LABEL: sqdecb_n64:
 104 ; CHECK: sqdecb x0, vl4, mul #5
 105 ; CHECK-NEXT: ret
 106   %out = call i64 @llvm.aarch64.sve.sqdecb.n64(i64 %a, i32 4, i32 5)
 107   ret i64 %out
 108 }
 109
 110 ;
 111 ; SQDECH (scalar)
 112 ;
 113
 114 define i32 @sqdech_n32_i32(i32 %a) {
 115 ; CHECK-LABEL: sqdech_n32_i32:
 116 ; CHECK: sqdech x0, w0, vl5, mul #6
 117 ; CHECK-NEXT: ret
 118   %out = call i32 @llvm.aarch64.sve.sqdech.n32(i32 %a, i32 5, i32 6)
 119   ret i32 %out
 120 }
 121
 122 define i64 @sqdech_n32_i64(i32 %a) {
 123 ; CHECK-LABEL: sqdech_n32_i64:
 124 ; CHECK: sqdech x0, w0, vl3, mul #4
 125 ; CHECK-NEXT: ret
 126   %out = call i32 @llvm.aarch64.sve.sqdech.n32(i32 %a, i32 3, i32 4)
 127   %out_sext = sext i32 %out to i64
 128
 129   ret i64 %out_sext
 130 }
 131
 132 define i64 @sqdech_n64(i64 %a) {
 133 ; CHECK-LABEL: sqdech_n64:
 134 ; CHECK: sqdech x0, vl6, mul #7
 135 ; CHECK-NEXT: ret
 136   %out = call i64 @llvm.aarch64.sve.sqdech.n64(i64 %a, i32 6, i32 7)
 137   ret i64 %out
 138 }
 139
 140 ;
 141 ; SQDECW (scalar)
 142 ;
 143
 144 define i32 @sqdecw_n32_i32(i32 %a) {
 145 ; CHECK-LABEL: sqdecw_n32_i32:
 146 ; CHECK: sqdecw x0, w0, vl7, mul #8
 147 ; CHECK-NEXT: ret
 148   %out = call i32 @llvm.aarch64.sve.sqdecw.n32(i32 %a, i32 7, i32 8)
 149   ret i32 %out
 150 }
 151
 152 define i64 @sqdecw_n32_i64(i32 %a) {
 153 ; CHECK-LABEL: sqdecw_n32_i64:
 154 ; CHECK: sqdecw x0, w0, vl3, mul #4
 155 ; CHECK-NEXT: ret
 156   %out = call i32 @llvm.aarch64.sve.sqdecw.n32(i32 %a, i32 3, i32 4)
 157   %out_sext = sext i32 %out to i64
 158
 159   ret i64 %out_sext
 160 }
 161
 162 define i64 @sqdecw_n64(i64 %a) {
 163 ; CHECK-LABEL: sqdecw_n64:
 164 ; CHECK: sqdecw x0, vl8, mul #9
 165 ; CHECK-NEXT: ret
 166   %out = call i64 @llvm.aarch64.sve.sqdecw.n64(i64 %a, i32 8, i32 9)
 167   ret i64 %out
 168 }
 169
 170 ;
 171 ; SQDECD (scalar)
 172 ;
 173
 174 define i32 @sqdecd_n32_i32(i32 %a) {
 175 ; CHECK-LABEL: sqdecd_n32_i32:
 176 ; CHECK: sqdecd x0, w0, vl16, mul #10
 177 ; CHECK-NEXT: ret
 178   %out = call i32 @llvm.aarch64.sve.sqdecd.n32(i32 %a, i32 9, i32 10)
 179   ret i32 %out
 180 }
 181
 182 define i64 @sqdecd_n32_i64(i32 %a) {
 183 ; CHECK-LABEL: sqdecd_n32_i64:
 184 ; CHECK: sqdecd x0, w0, vl3, mul #4
 185 ; CHECK-NEXT: ret
 186   %out = call i32 @llvm.aarch64.sve.sqdecd.n32(i32 %a, i32 3, i32 4)
 187   %out_sext = sext i32 %out to i64
 188
 189   ret i64 %out_sext
 190 }
 191
 192 define i64 @sqdecd_n64(i64 %a) {
 193 ; CHECK-LABEL: sqdecd_n64:
 194 ; CHECK: sqdecd x0, vl32, mul #11
 195 ; CHECK-NEXT: ret
 196   %out = call i64 @llvm.aarch64.sve.sqdecd.n64(i64 %a, i32 10, i32 11)
 197   ret i64 %out
 198 }
 199
 200 ;
 201 ; SQDECP (scalar)
 202 ;
 203
 204 define i32 @sqdecp_n32_b8_i32(i32 %a, <vscale x 16 x i1> %b) {
 205 ; CHECK-LABEL: sqdecp_n32_b8_i32:
 206 ; CHECK: sqdecp x0, p0.b, w0
 207 ; CHECK-NEXT: ret
 208   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv16i1(i32 %a, <vscale x 16 x i1> %b)
 209   ret i32 %out
 210 }
 211
 212 define i64 @sqdecp_n32_b8_i64(i32 %a, <vscale x 16 x i1> %b) {
 213 ; CHECK-LABEL: sqdecp_n32_b8_i64:
 214 ; CHECK: sqdecp x0, p0.b, w0
 215 ; CHECK-NEXT: ret
 216   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv16i1(i32 %a, <vscale x 16 x i1> %b)
 217   %out_sext = sext i32 %out to i64
 218
 219   ret i64 %out_sext
 220 }
 221
 222 define i32 @sqdecp_n32_b16_i32(i32 %a, <vscale x 8 x i1> %b) {
 223 ; CHECK-LABEL: sqdecp_n32_b16_i32:
 224 ; CHECK: sqdecp x0, p0.h, w0
 225 ; CHECK-NEXT: ret
 226   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv8i1(i32 %a, <vscale x 8 x i1> %b)
 227   ret i32 %out
 228 }
 229
 230 define i64 @sqdecp_n32_b16_i64(i32 %a, <vscale x 8 x i1> %b) {
 231 ; CHECK-LABEL: sqdecp_n32_b16_i64:
 232 ; CHECK: sqdecp x0, p0.h, w0
 233 ; CHECK-NEXT: ret
 234   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv8i1(i32 %a, <vscale x 8 x i1> %b)
 235   %out_sext = sext i32 %out to i64
 236
 237   ret i64 %out_sext
 238 }
 239
 240 define i32 @sqdecp_n32_b32_i32(i32 %a, <vscale x 4 x i1> %b) {
 241 ; CHECK-LABEL: sqdecp_n32_b32_i32:
 242 ; CHECK: sqdecp x0, p0.s, w0
 243 ; CHECK-NEXT: ret
 244   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv4i1(i32 %a, <vscale x 4 x i1> %b)
 245   ret i32 %out
 246 }
 247
 248 define i64 @sqdecp_n32_b32_i64(i32 %a, <vscale x 4 x i1> %b) {
 249 ; CHECK-LABEL: sqdecp_n32_b32_i64:
 250 ; CHECK: sqdecp x0, p0.s, w0
 251 ; CHECK-NEXT: ret
 252   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv4i1(i32 %a, <vscale x 4 x i1> %b)
 253   %out_sext = sext i32 %out to i64
 254
 255   ret i64 %out_sext
 256 }
 257
 258 define i32 @sqdecp_n32_b64_i32(i32 %a, <vscale x 2 x i1> %b) {
 259 ; CHECK-LABEL: sqdecp_n32_b64_i32:
 260 ; CHECK: sqdecp x0, p0.d, w0
 261 ; CHECK-NEXT: ret
 262   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv2i1(i32 %a, <vscale x 2 x i1> %b)
 263   ret i32 %out
 264 }
 265
 266 define i64 @sqdecp_n32_b64_i64(i32 %a, <vscale x 2 x i1> %b) {
 267 ; CHECK-LABEL: sqdecp_n32_b64_i64:
 268 ; CHECK: sqdecp x0, p0.d, w0
 269 ; CHECK-NEXT: ret
 270   %out = call i32 @llvm.aarch64.sve.sqdecp.n32.nxv2i1(i32 %a, <vscale x 2 x i1> %b)
 271   %out_sext = sext i32 %out to i64
 272
 273   ret i64 %out_sext
 274 }
 275
 276 define i64 @sqdecp_n64_b8(i64 %a, <vscale x 16 x i1> %b) {
 277 ; CHECK-LABEL: sqdecp_n64_b8:
 278 ; CHECK: sqdecp x0, p0.b
 279 ; CHECK-NEXT: ret
 280   %out = call i64 @llvm.aarch64.sve.sqdecp.n64.nxv16i1(i64 %a, <vscale x 16 x i1> %b)
 281   ret i64 %out
 282 }
 283
 284 define i64 @sqdecp_n64_b16(i64 %a, <vscale x 8 x i1> %b) {
 285 ; CHECK-LABEL: sqdecp_n64_b16:
 286 ; CHECK: sqdecp x0, p0.h
 287 ; CHECK-NEXT: ret
 288   %out = call i64 @llvm.aarch64.sve.sqdecp.n64.nxv8i1(i64 %a, <vscale x 8 x i1> %b)
 289   ret i64 %out
 290 }
 291
 292 define i64 @sqdecp_n64_b32(i64 %a, <vscale x 4 x i1> %b) {
 293 ; CHECK-LABEL: sqdecp_n64_b32:
 294 ; CHECK: sqdecp x0, p0.s
 295 ; CHECK-NEXT: ret
 296   %out = call i64 @llvm.aarch64.sve.sqdecp.n64.nxv4i1(i64 %a, <vscale x 4 x i1> %b)
 297   ret i64 %out
 298 }
 299
 300 define i64 @sqdecp_n64_b64(i64 %a, <vscale x 2 x i1> %b) {
 301 ; CHECK-LABEL: sqdecp_n64_b64:
 302 ; CHECK: sqdecp x0, p0.d
 303 ; CHECK-NEXT: ret
 304   %out = call i64 @llvm.aarch64.sve.sqdecp.n64.nxv2i1(i64 %a, <vscale x 2 x i1> %b)
 305   ret i64 %out
 306 }
 307
 308 ; sqdec{h|w|d}(vector, pattern, multiplier)
 309 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqdech.nxv8i16(<vscale x 8 x i16>, i32, i32)
 310 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqdecw.nxv4i32(<vscale x 4 x i32>, i32, i32)
 311 declare <vscale x 2 x i64> @llvm.aarch64.sve.sqdecd.nxv2i64(<vscale x 2 x i64>, i32, i32)
 312
 313 ; sqdec{b|h|w|d}(scalar, pattern, multiplier)
 314 declare i32 @llvm.aarch64.sve.sqdecb.n32(i32, i32, i32)
 315 declare i64 @llvm.aarch64.sve.sqdecb.n64(i64, i32, i32)
 316 declare i32 @llvm.aarch64.sve.sqdech.n32(i32, i32, i32)
 317 declare i64 @llvm.aarch64.sve.sqdech.n64(i64, i32, i32)
 318 declare i32 @llvm.aarch64.sve.sqdecw.n32(i32, i32, i32)
 319 declare i64 @llvm.aarch64.sve.sqdecw.n64(i64, i32, i32)
 320 declare i32 @llvm.aarch64.sve.sqdecd.n32(i32, i32, i32)
 321 declare i64 @llvm.aarch64.sve.sqdecd.n64(i64, i32, i32)
 322
 323 ; sqdecp(scalar, predicate)
 324 declare i32 @llvm.aarch64.sve.sqdecp.n32.nxv16i1(i32, <vscale x 16 x i1>)
 325 declare i32 @llvm.aarch64.sve.sqdecp.n32.nxv8i1(i32, <vscale x 8 x i1>)
 326 declare i32 @llvm.aarch64.sve.sqdecp.n32.nxv4i1(i32, <vscale x 4 x i1>)
 327 declare i32 @llvm.aarch64.sve.sqdecp.n32.nxv2i1(i32, <vscale x 2 x i1>)
 328
 329 declare i64 @llvm.aarch64.sve.sqdecp.n64.nxv16i1(i64, <vscale x 16 x i1>)
 330 declare i64 @llvm.aarch64.sve.sqdecp.n64.nxv8i1(i64, <vscale x 8 x i1>)
 331 declare i64 @llvm.aarch64.sve.sqdecp.n64.nxv4i1(i64, <vscale x 4 x i1>)
 332 declare i64 @llvm.aarch64.sve.sqdecp.n64.nxv2i1(i64, <vscale x 2 x i1>)
 333
 334 ; sqdecp(vector, predicate)
 335 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqdecp.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i1>)
 336 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqdecp.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i1>)
 337 declare <vscale x 2 x i64> @llvm.aarch64.sve.sqdecp.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i1>)