llvm/test/CodeGen/AArch64/sve-setcc.ll

   1 ; RUN: llc -mtriple=aarch64--linux-gnu -mattr=+sve < %s | FileCheck %s
   2
   3 ; Ensure we use the CC result of SVE compare instructions when branching.
   4 define void @sve_cmplt_setcc(<vscale x 8 x i16>* %out, <vscale x 8 x i16> %in, <vscale x 8 x i1> %pg) {
   5 ; CHECK-LABEL: @sve_cmplt_setcc
   6 ; CHECK: cmplt p1.h, p0/z, z0.h, #0
   7 ; CHECK-NEXT: b.eq
   8 entry:
   9   %0 = tail call <vscale x 8 x i1> @llvm.aarch64.sve.cmplt.wide.nxv8i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %in, <vscale x 2 x i64> zeroinitializer)
  10   %1 = tail call i1 @llvm.aarch64.sve.ptest.any.nxv8i1(<vscale x 8 x i1> %pg, <vscale x 8 x i1> %0)
  11   br i1 %1, label %if.then, label %if.end
  12
  13 if.then:
  14   tail call void @llvm.masked.store.nxv8i16.p0nxv8i16(<vscale x 8 x i16> %in, <vscale x 8 x i16>* %out, i32 2, <vscale x 8 x i1> %pg)
  15   br label %if.end
  16
  17 if.end:
  18   ret void
  19 }
  20
  21 ; Ensure we use the inverted CC result of SVE compare instructions when branching.
  22 define void @sve_cmplt_setcc_inverted(<vscale x 8 x i16>* %out, <vscale x 8 x i16> %in, <vscale x 8 x i1> %pg) {
  23 ; CHECK-LABEL: @sve_cmplt_setcc_inverted
  24 ; CHECK: cmplt p1.h, p0/z, z0.h, #0
  25 ; CHECK-NEXT: b.ne
  26 entry:
  27   %0 = tail call <vscale x 8 x i1> @llvm.aarch64.sve.cmplt.wide.nxv8i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %in, <vscale x 2 x i64> zeroinitializer)
  28   %1 = tail call i1 @llvm.aarch64.sve.ptest.any.nxv8i1(<vscale x 8 x i1> %pg, <vscale x 8 x i1> %0)
  29   br i1 %1, label %if.end, label %if.then
  30
  31 if.then:
  32   tail call void @llvm.masked.store.nxv8i16.p0nxv8i16(<vscale x 8 x i16> %in, <vscale x 8 x i16>* %out, i32 2, <vscale x 8 x i1> %pg)
  33   br label %if.end
  34
  35 if.end:
  36   ret void
  37 }
  38
  39 ; Ensure we combine setcc and csel so as to not end up with an extra compare
  40 define void @sve_cmplt_setcc_hslo(<vscale x 8 x i16>* %out, <vscale x 8 x i16> %in, <vscale x 8 x i1> %pg) {
  41 ; CHECK-LABEL: @sve_cmplt_setcc_hslo
  42 ; CHECK: cmplt p1.h, p0/z, z0.h, #0
  43 ; CHECK-NEXT: b.hs
  44 entry:
  45   %0 = tail call <vscale x 8 x i1> @llvm.aarch64.sve.cmplt.wide.nxv8i16(<vscale x 8 x i1> %pg, <vscale x 8 x i16> %in, <vscale x 2 x i64> zeroinitializer)
  46   %1 = tail call i1 @llvm.aarch64.sve.ptest.last.nxv8i1(<vscale x 8 x i1> %pg, <vscale x 8 x i1> %0)
  47   br i1 %1, label %if.then, label %if.end
  48
  49 if.then:
  50   tail call void @llvm.masked.store.nxv8i16.p0nxv8i16(<vscale x 8 x i16> %in, <vscale x 8 x i16>* %out, i32 2, <vscale x 8 x i1> %pg)
  51   br label %if.end
  52
  53 if.end:
  54   ret void
  55 }
  56
  57 declare i1 @llvm.aarch64.sve.ptest.any.nxv8i1(<vscale x 8 x i1>, <vscale x 8 x i1>)
  58 declare i1 @llvm.aarch64.sve.ptest.last.nxv8i1(<vscale x 8 x i1>, <vscale x 8 x i1>)
  59
  60 declare <vscale x 8 x i1> @llvm.aarch64.sve.cmplt.wide.nxv8i16(<vscale x 8 x i1>, <vscale x 8 x i16>, <vscale x 2 x i64>)
  61
  62 declare void @llvm.masked.store.nxv8i16.p0nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>*, i32, <vscale x 8 x i1>)