llvm/test/CodeGen/AArch64/sve-split-store.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve < %s | FileCheck %s
   3
   4 ; UNPREDICATED
   5
   6 define void @store_promote_4i8(<vscale x 4 x i8> %data, <vscale x 4 x i8>* %a) {
   7 ; CHECK-LABEL: store_promote_4i8:
   8 ; CHECK:       // %bb.0:
   9 ; CHECK-NEXT:    ptrue p0.s
  10 ; CHECK-NEXT:    st1b { z0.s }, p0, [x0]
  11 ; CHECK-NEXT:    ret
  12   store <vscale x 4 x i8> %data, <vscale x 4 x i8>* %a
  13   ret void
  14 }
  15
  16 define void @store_split_i16(<vscale x 16 x i16> %data, <vscale x 16 x i16>* %a) {
  17 ; CHECK-LABEL: store_split_i16:
  18 ; CHECK:       // %bb.0:
  19 ; CHECK-NEXT:    ptrue p0.h
  20 ; CHECK-NEXT:    st1h { z1.h }, p0, [x0, #1, mul vl]
  21 ; CHECK-NEXT:    st1h { z0.h }, p0, [x0]
  22 ; CHECK-NEXT:    ret
  23   store <vscale x 16 x i16> %data, <vscale x 16 x i16>* %a
  24   ret void
  25 }
  26
  27 define void @store_split_16i32(<vscale x 16 x i32> %data, <vscale x 16 x i32>* %a) {
  28 ; CHECK-LABEL: store_split_16i32:
  29 ; CHECK:       // %bb.0:
  30 ; CHECK-NEXT:    ptrue p0.s
  31 ; CHECK-NEXT:    st1w { z3.s }, p0, [x0, #3, mul vl]
  32 ; CHECK-NEXT:    st1w { z2.s }, p0, [x0, #2, mul vl]
  33 ; CHECK-NEXT:    st1w { z1.s }, p0, [x0, #1, mul vl]
  34 ; CHECK-NEXT:    st1w { z0.s }, p0, [x0]
  35 ; CHECK-NEXT:    ret
  36   store <vscale x 16 x i32> %data, <vscale x 16 x i32>* %a
  37   ret void
  38 }
  39
  40 define void @store_split_16i64(<vscale x 16 x i64> %data, <vscale x 16 x i64>* %a) {
  41 ; CHECK-LABEL: store_split_16i64:
  42 ; CHECK:       // %bb.0:
  43 ; CHECK-NEXT:    ptrue p0.d
  44 ; CHECK-NEXT:    st1d { z7.d }, p0, [x0, #7, mul vl]
  45 ; CHECK-NEXT:    st1d { z6.d }, p0, [x0, #6, mul vl]
  46 ; CHECK-NEXT:    st1d { z5.d }, p0, [x0, #5, mul vl]
  47 ; CHECK-NEXT:    st1d { z4.d }, p0, [x0, #4, mul vl]
  48 ; CHECK-NEXT:    st1d { z3.d }, p0, [x0, #3, mul vl]
  49 ; CHECK-NEXT:    st1d { z2.d }, p0, [x0, #2, mul vl]
  50 ; CHECK-NEXT:    st1d { z1.d }, p0, [x0, #1, mul vl]
  51 ; CHECK-NEXT:    st1d { z0.d }, p0, [x0]
  52 ; CHECK-NEXT:    ret
  53   store <vscale x 16 x i64> %data, <vscale x 16 x i64>* %a
  54   ret void
  55 }
  56
  57 ; MASKED
  58
  59 define void @masked_store_promote_2i8(<vscale x 2 x i8> %data, <vscale x 2 x i8> *%a, <vscale x 2 x i1> %pg) {
  60 ; CHECK-LABEL: masked_store_promote_2i8:
  61 ; CHECK:       // %bb.0:
  62 ; CHECK-NEXT:    st1b { z0.d }, p0, [x0]
  63 ; CHECK-NEXT:    ret
  64   call void @llvm.masked.store.nxv2i8(<vscale x 2 x i8> %data, <vscale x 2 x i8> *%a, i32 1, <vscale x 2 x i1> %pg)
  65   ret void
  66 }
  67
  68 define void @masked_store_split_32i8(<vscale x 32 x i8> %data, <vscale x 32 x i8> *%a, <vscale x 32 x i1> %pg) {
  69 ; CHECK-LABEL: masked_store_split_32i8:
  70 ; CHECK:       // %bb.0:
  71 ; CHECK-NEXT:    st1b { z1.b }, p1, [x0, #1, mul vl]
  72 ; CHECK-NEXT:    st1b { z0.b }, p0, [x0]
  73 ; CHECK-NEXT:    ret
  74   call void @llvm.masked.store.nxv32i8(<vscale x 32 x i8> %data, <vscale x 32 x i8> *%a, i32 1, <vscale x 32 x i1> %pg)
  75   ret void
  76 }
  77
  78 define void @masked_store_split_32i16(<vscale x 32 x i16> %data, <vscale x 32 x i16> *%a, <vscale x 32 x i1> %pg) {
  79 ; CHECK-LABEL: masked_store_split_32i16:
  80 ; CHECK:       // %bb.0:
  81 ; CHECK-NEXT:    pfalse p2.b
  82 ; CHECK-NEXT:    zip2 p3.b, p1.b, p2.b
  83 ; CHECK-NEXT:    zip1 p1.b, p1.b, p2.b
  84 ; CHECK-NEXT:    st1h { z3.h }, p3, [x0, #3, mul vl]
  85 ; CHECK-NEXT:    zip2 p3.b, p0.b, p2.b
  86 ; CHECK-NEXT:    zip1 p0.b, p0.b, p2.b
  87 ; CHECK-NEXT:    st1h { z2.h }, p1, [x0, #2, mul vl]
  88 ; CHECK-NEXT:    st1h { z1.h }, p3, [x0, #1, mul vl]
  89 ; CHECK-NEXT:    st1h { z0.h }, p0, [x0]
  90 ; CHECK-NEXT:    ret
  91   call void @llvm.masked.store.nxv32i16(<vscale x 32 x i16> %data, <vscale x 32 x i16> *%a, i32 1, <vscale x 32 x i1> %pg)
  92   ret void
  93 }
  94
  95 define void @masked_store_split_8i32(<vscale x 8 x i32> %data, <vscale x 8 x i32> *%a, <vscale x 8 x i1> %pg) {
  96 ; CHECK-LABEL: masked_store_split_8i32:
  97 ; CHECK:       // %bb.0:
  98 ; CHECK-NEXT:    pfalse p1.b
  99 ; CHECK-NEXT:    zip2 p2.h, p0.h, p1.h
 100 ; CHECK-NEXT:    zip1 p0.h, p0.h, p1.h
 101 ; CHECK-NEXT:    st1w { z1.s }, p2, [x0, #1, mul vl]
 102 ; CHECK-NEXT:    st1w { z0.s }, p0, [x0]
 103 ; CHECK-NEXT:    ret
 104   call void @llvm.masked.store.nxv8i32(<vscale x 8 x i32> %data, <vscale x 8 x i32> *%a, i32 1, <vscale x 8 x i1> %pg)
 105   ret void
 106 }
 107
 108 define void @masked_store_split_8i64(<vscale x 8 x i64> %data, <vscale x 8 x i64> *%a, <vscale x 8 x i1> %pg) {
 109 ; CHECK-LABEL: masked_store_split_8i64:
 110 ; CHECK:       // %bb.0:
 111 ; CHECK-NEXT:    pfalse p1.b
 112 ; CHECK-NEXT:    zip2 p2.h, p0.h, p1.h
 113 ; CHECK-NEXT:    zip1 p0.h, p0.h, p1.h
 114 ; CHECK-NEXT:    zip2 p3.s, p2.s, p1.s
 115 ; CHECK-NEXT:    zip1 p2.s, p2.s, p1.s
 116 ; CHECK-NEXT:    st1d { z3.d }, p3, [x0, #3, mul vl]
 117 ; CHECK-NEXT:    st1d { z2.d }, p2, [x0, #2, mul vl]
 118 ; CHECK-NEXT:    zip2 p2.s, p0.s, p1.s
 119 ; CHECK-NEXT:    zip1 p0.s, p0.s, p1.s
 120 ; CHECK-NEXT:    st1d { z1.d }, p2, [x0, #1, mul vl]
 121 ; CHECK-NEXT:    st1d { z0.d }, p0, [x0]
 122 ; CHECK-NEXT:    ret
 123   call void @llvm.masked.store.nxv8i64(<vscale x 8 x i64> %data, <vscale x 8 x i64> *%a, i32 1, <vscale x 8 x i1> %pg)
 124   ret void
 125 }
 126
 127 declare void @llvm.masked.store.nxv2i8(<vscale x 2 x i8>, <vscale x 2 x i8>*, i32, <vscale x 2 x i1>)
 128 declare void @llvm.masked.store.nxv32i8(<vscale x 32 x i8>, <vscale x 32 x i8>*, i32, <vscale x 32 x i1>)
 129
 130 declare void @llvm.masked.store.nxv32i16(<vscale x 32 x i16>, <vscale x 32 x i16>*, i32, <vscale x 32 x i1>)
 131
 132 declare void @llvm.masked.store.nxv8i32(<vscale x 8 x i32>, <vscale x 8 x i32>*, i32, <vscale x 8 x i1>)
 133
 134 declare void @llvm.masked.store.nxv8i64(<vscale x 8 x i64>, <vscale x 8 x i64>*, i32, <vscale x 8 x i1>)