llvm/test/CodeGen/AArch64/sve2-intrinsics-binary-narrowing-shr.ll

   1 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 < %s | FileCheck %s
   2
   3 ;
   4 ; SHRNB
   5 ;
   6
   7 define <vscale x 16 x i8> @shrnb_h(<vscale x 8 x i16> %a) {
   8 ; CHECK-LABEL: shrnb_h:
   9 ; CHECK: shrnb z0.b, z0.h, #8
  10 ; CHECK-NEXT: ret
  11   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.shrnb.nxv8i16(<vscale x 8 x i16> %a,
  12                                                                  i32 8)
  13   ret <vscale x 16 x i8> %out
  14 }
  15
  16 define <vscale x 8 x i16> @shrnb_s(<vscale x 4 x i32> %a) {
  17 ; CHECK-LABEL: shrnb_s:
  18 ; CHECK: shrnb z0.h, z0.s, #16
  19 ; CHECK-NEXT: ret
  20   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.shrnb.nxv4i32(<vscale x 4 x i32> %a,
  21                                                                  i32 16)
  22   ret <vscale x 8 x i16> %out
  23 }
  24
  25 define <vscale x 4 x i32> @shrnb_d(<vscale x 2 x i64> %a) {
  26 ; CHECK-LABEL: shrnb_d:
  27 ; CHECK: shrnb z0.s, z0.d, #32
  28 ; CHECK-NEXT: ret
  29   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.shrnb.nxv2i64(<vscale x 2 x i64> %a,
  30                                                                  i32 32)
  31   ret <vscale x 4 x i32> %out
  32 }
  33
  34 ;
  35 ; UQSHRNB
  36 ;
  37
  38 define <vscale x 16 x i8> @uqshrnb_h(<vscale x 8 x i16> %a) {
  39 ; CHECK-LABEL: uqshrnb_h:
  40 ; CHECK: uqshrnb z0.b, z0.h, #1
  41 ; CHECK-NEXT: ret
  42   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.uqshrnb.nxv8i16(<vscale x 8 x i16> %a,
  43                                                                    i32 1)
  44   ret <vscale x 16 x i8> %out
  45 }
  46
  47 define <vscale x 8 x i16> @uqshrnb_s(<vscale x 4 x i32> %a) {
  48 ; CHECK-LABEL: uqshrnb_s:
  49 ; CHECK: uqshrnb z0.h, z0.s, #1
  50 ; CHECK-NEXT: ret
  51   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.uqshrnb.nxv4i32(<vscale x 4 x i32> %a,
  52                                                                    i32 1)
  53   ret <vscale x 8 x i16> %out
  54 }
  55
  56 define <vscale x 4 x i32> @uqshrnb_d(<vscale x 2 x i64> %a) {
  57 ; CHECK-LABEL: uqshrnb_d:
  58 ; CHECK: uqshrnb z0.s, z0.d, #1
  59 ; CHECK-NEXT: ret
  60   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.uqshrnb.nxv2i64(<vscale x 2 x i64> %a,
  61                                                                    i32 1)
  62   ret <vscale x 4 x i32> %out
  63 }
  64
  65 ;
  66 ; SQSHRNB
  67 ;
  68
  69 define <vscale x 16 x i8> @sqshrnb_h(<vscale x 8 x i16> %a) {
  70 ; CHECK-LABEL: sqshrnb_h:
  71 ; CHECK: sqshrnb z0.b, z0.h, #1
  72 ; CHECK-NEXT: ret
  73   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqshrnb.nxv8i16(<vscale x 8 x i16> %a,
  74                                                                    i32 1)
  75   ret <vscale x 16 x i8> %out
  76 }
  77
  78 define <vscale x 8 x i16> @sqshrnb_s(<vscale x 4 x i32> %a) {
  79 ; CHECK-LABEL: sqshrnb_s:
  80 ; CHECK: sqshrnb z0.h, z0.s, #1
  81 ; CHECK-NEXT: ret
  82   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqshrnb.nxv4i32(<vscale x 4 x i32> %a,
  83                                                                    i32 1)
  84   ret <vscale x 8 x i16> %out
  85 }
  86
  87 define <vscale x 4 x i32> @sqshrnb_d(<vscale x 2 x i64> %a) {
  88 ; CHECK-LABEL: sqshrnb_d:
  89 ; CHECK: sqshrnb z0.s, z0.d, #1
  90 ; CHECK-NEXT: ret
  91   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqshrnb.nxv2i64(<vscale x 2 x i64> %a,
  92                                                                    i32 1)
  93   ret <vscale x 4 x i32> %out
  94 }
  95
  96 ;
  97 ; SQSHRUNB
  98 ;
  99
 100 define <vscale x 16 x i8> @sqshrunb_h(<vscale x 8 x i16> %a) {
 101 ; CHECK-LABEL: qshrunb_h:
 102 ; CHECK: sqshrunb z0.b, z0.h, #7
 103 ; CHECK-NEXT: ret
 104   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqshrunb.nxv8i16(<vscale x 8 x i16> %a,
 105                                                                     i32 7)
 106   ret <vscale x 16 x i8> %out
 107 }
 108
 109 define <vscale x 8 x i16> @sqshrunb_s(<vscale x 4 x i32> %a) {
 110 ; CHECK-LABEL: sqshrunb_s:
 111 ; CHECK: sqshrunb z0.h, z0.s, #15
 112 ; CHECK-NEXT: ret
 113   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqshrunb.nxv4i32(<vscale x 4 x i32> %a,
 114                                                                     i32 15)
 115   ret <vscale x 8 x i16> %out
 116 }
 117
 118 define <vscale x 4 x i32> @sqshrunb_d(<vscale x 2 x i64> %a) {
 119 ; CHECK-LABEL: sqshrunb_d:
 120 ; CHECK: sqshrunb z0.s, z0.d, #31
 121 ; CHECK-NEXT: ret
 122   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqshrunb.nxv2i64(<vscale x 2 x i64> %a,
 123                                                                     i32 31)
 124   ret <vscale x 4 x i32> %out
 125 }
 126
 127 ;
 128 ; UQRSHRNB
 129 ;
 130
 131 define <vscale x 16 x i8> @uqrshrnb_h(<vscale x 8 x i16> %a) {
 132 ; CHECK-LABEL: uqrshrnb_h:
 133 ; CHECK: uqrshrnb z0.b, z0.h, #2
 134 ; CHECK-NEXT: ret
 135   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.uqrshrnb.nxv8i16(<vscale x 8 x i16> %a,
 136                                                                     i32 2)
 137   ret <vscale x 16 x i8> %out
 138 }
 139
 140 define <vscale x 8 x i16> @uqrshrnb_s(<vscale x 4 x i32> %a) {
 141 ; CHECK-LABEL: uqrshrnb_s:
 142 ; CHECK: uqrshrnb z0.h, z0.s, #2
 143 ; CHECK-NEXT: ret
 144   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.uqrshrnb.nxv4i32(<vscale x 4 x i32> %a,
 145                                                                     i32 2)
 146   ret <vscale x 8 x i16> %out
 147 }
 148
 149 define <vscale x 4 x i32> @uqrshrnb_d(<vscale x 2 x i64> %a) {
 150 ; CHECK-LABEL: uqrshrnb_d:
 151 ; CHECK: uqrshrnb z0.s, z0.d, #2
 152 ; CHECK-NEXT: ret
 153   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.uqrshrnb.nxv2i64(<vscale x 2 x i64> %a,
 154                                                                     i32 2)
 155   ret <vscale x 4 x i32> %out
 156 }
 157
 158 ;
 159 ; SQRSHRNB
 160 ;
 161
 162 define <vscale x 16 x i8> @sqrshrnb_h(<vscale x 8 x i16> %a) {
 163 ; CHECK-LABEL: sqrshrnb_h:
 164 ; CHECK: sqrshrnb z0.b, z0.h, #2
 165 ; CHECK-NEXT: ret
 166   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrnb.nxv8i16(<vscale x 8 x i16> %a,
 167                                                                     i32 2)
 168   ret <vscale x 16 x i8> %out
 169 }
 170
 171 define <vscale x 8 x i16> @sqrshrnb_s(<vscale x 4 x i32> %a) {
 172 ; CHECK-LABEL: sqrshrnb_s:
 173 ; CHECK: sqrshrnb z0.h, z0.s, #2
 174 ; CHECK-NEXT: ret
 175   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrnb.nxv4i32(<vscale x 4 x i32> %a,
 176                                                                     i32 2)
 177   ret <vscale x 8 x i16> %out
 178 }
 179
 180 define <vscale x 4 x i32> @sqrshrnb_d(<vscale x 2 x i64> %a) {
 181 ; CHECK-LABEL: sqrshrnb_d:
 182 ; CHECK: sqrshrnb z0.s, z0.d, #2
 183 ; CHECK-NEXT: ret
 184   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrnb.nxv2i64(<vscale x 2 x i64> %a,
 185                                                                     i32 2)
 186   ret <vscale x 4 x i32> %out
 187 }
 188
 189 ;
 190 ; SQRSHRUNB
 191 ;
 192
 193 define <vscale x 16 x i8> @sqrshrunb_h(<vscale x 8 x i16> %a) {
 194 ; CHECK-LABEL: sqrshrunb_h:
 195 ; CHECK: sqrshrunb z0.b, z0.h, #6
 196 ; CHECK-NEXT: ret
 197   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrunb.nxv8i16(<vscale x 8 x i16> %a,
 198                                                                      i32 6)
 199   ret <vscale x 16 x i8> %out
 200 }
 201
 202 define <vscale x 8 x i16> @sqrshrunb_s(<vscale x 4 x i32> %a) {
 203 ; CHECK-LABEL: sqrshrunb_s:
 204 ; CHECK: sqrshrunb z0.h, z0.s, #14
 205 ; CHECK-NEXT: ret
 206   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrunb.nxv4i32(<vscale x 4 x i32> %a,
 207                                                                      i32 14)
 208   ret <vscale x 8 x i16> %out
 209 }
 210
 211 define <vscale x 4 x i32> @sqrshrunb_d(<vscale x 2 x i64> %a) {
 212 ; CHECK-LABEL: sqrshrunb_d:
 213 ; CHECK: sqrshrunb z0.s, z0.d, #30
 214 ; CHECK-NEXT: ret
 215   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrunb.nxv2i64(<vscale x 2 x i64> %a,
 216                                                                      i32 30)
 217   ret <vscale x 4 x i32> %out
 218 }
 219
 220 ;
 221 ; SHRNT
 222 ;
 223
 224 define <vscale x 16 x i8> @shrnt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 225 ; CHECK-LABEL: shrnt_h:
 226 ; CHECK: shrnt z0.b, z1.h, #3
 227 ; CHECK-NEXT: ret
 228   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.shrnt.nxv8i16(<vscale x 16 x i8> %a,
 229                                                                  <vscale x 8 x i16> %b,
 230                                                                  i32 3)
 231   ret <vscale x 16 x i8> %out
 232 }
 233
 234 define <vscale x 8 x i16> @shrnt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 235 ; CHECK-LABEL: shrnt_s:
 236 ; CHECK: shrnt z0.h, z1.s, #3
 237 ; CHECK-NEXT: ret
 238   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.shrnt.nxv4i32(<vscale x 8 x i16> %a,
 239                                                                  <vscale x 4 x i32> %b,
 240                                                                  i32 3)
 241   ret <vscale x 8 x i16> %out
 242 }
 243
 244 define <vscale x 4 x i32> @shrnt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 245 ; CHECK-LABEL: shrnt_d:
 246 ; CHECK: shrnt z0.s, z1.d, #3
 247 ; CHECK-NEXT: ret
 248   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.shrnt.nxv2i64(<vscale x 4 x i32> %a,
 249                                                                  <vscale x 2 x i64> %b,
 250                                                                  i32 3)
 251   ret <vscale x 4 x i32> %out
 252 }
 253
 254 ;
 255 ; UQSHRNT
 256 ;
 257
 258 define <vscale x 16 x i8> @uqshrnt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 259 ; CHECK-LABEL: uqshrnt_h:
 260 ; CHECK: uqshrnt z0.b, z1.h, #5
 261 ; CHECK-NEXT: ret
 262   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.uqshrnt.nxv8i16(<vscale x 16 x i8> %a,
 263                                                                    <vscale x 8 x i16> %b,
 264                                                                    i32 5)
 265   ret <vscale x 16 x i8> %out
 266 }
 267
 268 define <vscale x 8 x i16> @uqshrnt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 269 ; CHECK-LABEL: uqshrnt_s:
 270 ; CHECK: uqshrnt z0.h, z1.s, #13
 271 ; CHECK-NEXT: ret
 272   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.uqshrnt.nxv4i32(<vscale x 8 x i16> %a,
 273                                                                    <vscale x 4 x i32> %b,
 274                                                                    i32 13)
 275   ret <vscale x 8 x i16> %out
 276 }
 277
 278 define <vscale x 4 x i32> @uqshrnt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 279 ; CHECK-LABEL: uqshrnt_d:
 280 ; CHECK: uqshrnt z0.s, z1.d, #29
 281 ; CHECK-NEXT: ret
 282   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.uqshrnt.nxv2i64(<vscale x 4 x i32> %a,
 283                                                                    <vscale x 2 x i64> %b,
 284                                                                    i32 29)
 285   ret <vscale x 4 x i32> %out
 286 }
 287
 288 ;
 289 ; SQSHRNT
 290 ;
 291
 292 define <vscale x 16 x i8> @sqshrnt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 293 ; CHECK-LABEL: sqshrnt_h:
 294 ; CHECK: sqshrnt z0.b, z1.h, #5
 295 ; CHECK-NEXT: ret
 296   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqshrnt.nxv8i16(<vscale x 16 x i8> %a,
 297                                                                    <vscale x 8 x i16> %b,
 298                                                                    i32 5)
 299   ret <vscale x 16 x i8> %out
 300 }
 301
 302 define <vscale x 8 x i16> @sqshrnt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 303 ; CHECK-LABEL: sqshrnt_s:
 304 ; CHECK: sqshrnt z0.h, z1.s, #13
 305 ; CHECK-NEXT: ret
 306   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqshrnt.nxv4i32(<vscale x 8 x i16> %a,
 307                                                                    <vscale x 4 x i32> %b,
 308                                                                    i32 13)
 309   ret <vscale x 8 x i16> %out
 310 }
 311
 312 define <vscale x 4 x i32> @sqshrnt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 313 ; CHECK-LABEL: sqshrnt_d:
 314 ; CHECK: sqshrnt z0.s, z1.d, #29
 315 ; CHECK-NEXT: ret
 316   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqshrnt.nxv2i64(<vscale x 4 x i32> %a,
 317                                                                    <vscale x 2 x i64> %b,
 318                                                                    i32 29)
 319   ret <vscale x 4 x i32> %out
 320 }
 321
 322 ;
 323 ; SQSHRUNT
 324 ;
 325
 326 define <vscale x 16 x i8> @sqshrunt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 327 ; CHECK-LABEL: sqshrunt_h:
 328 ; CHECK: sqshrunt z0.b, z1.h, #4
 329 ; CHECK-NEXT: ret
 330   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqshrunt.nxv8i16(<vscale x 16 x i8> %a,
 331                                                                     <vscale x 8 x i16> %b,
 332                                                                     i32 4)
 333   ret <vscale x 16 x i8> %out
 334 }
 335
 336 define <vscale x 8 x i16> @sqshrunt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 337 ; CHECK-LABEL: sqshrunt_s:
 338 ; CHECK: sqshrunt z0.h, z1.s, #4
 339 ; CHECK-NEXT: ret
 340   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqshrunt.nxv4i32(<vscale x 8 x i16> %a,
 341                                                                     <vscale x 4 x i32> %b,
 342                                                                     i32 4)
 343   ret <vscale x 8 x i16> %out
 344 }
 345
 346 define <vscale x 4 x i32> @sqshrunt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 347 ; CHECK-LABEL: sqshrunt_d:
 348 ; CHECK: sqshrunt z0.s, z1.d, #4
 349 ; CHECK-NEXT: ret
 350   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqshrunt.nxv2i64(<vscale x 4 x i32> %a,
 351                                                                     <vscale x 2 x i64> %b,
 352                                                                     i32 4)
 353   ret <vscale x 4 x i32> %out
 354 }
 355
 356 ;
 357 ; UQRSHRNT
 358 ;
 359
 360 define <vscale x 16 x i8> @uqrshrnt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 361 ; CHECK-LABEL: uqrshrnt_h:
 362 ; CHECK: uqrshrnt z0.b, z1.h, #8
 363 ; CHECK-NEXT: ret
 364   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.uqrshrnt.nxv8i16(<vscale x 16 x i8> %a,
 365                                                                     <vscale x 8 x i16> %b,
 366                                                                     i32 8)
 367   ret <vscale x 16 x i8> %out
 368 }
 369
 370 define <vscale x 8 x i16> @uqrshrnt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 371 ; CHECK-LABEL: uqrshrnt_s:
 372 ; CHECK: uqrshrnt z0.h, z1.s, #12
 373 ; CHECK-NEXT: ret
 374   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.uqrshrnt.nxv4i32(<vscale x 8 x i16> %a,
 375                                                                     <vscale x 4 x i32> %b,
 376                                                                     i32 12)
 377   ret <vscale x 8 x i16> %out
 378 }
 379
 380 define <vscale x 4 x i32> @uqrshrnt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 381 ; CHECK-LABEL: uqrshrnt_d:
 382 ; CHECK: uqrshrnt z0.s, z1.d, #28
 383 ; CHECK-NEXT: ret
 384   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.uqrshrnt.nxv2i64(<vscale x 4 x i32> %a,
 385                                                                     <vscale x 2 x i64> %b,
 386                                                                     i32 28)
 387   ret <vscale x 4 x i32> %out
 388 }
 389
 390 ;
 391 ; SQRSHRNT
 392 ;
 393
 394 define <vscale x 16 x i8> @sqrshrnt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 395 ; CHECK-LABEL: sqrshrnt_h:
 396 ; CHECK: sqrshrnt z0.b, z1.h, #8
 397 ; CHECK-NEXT: ret
 398   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrnt.nxv8i16(<vscale x 16 x i8> %a,
 399                                                                     <vscale x 8 x i16> %b,
 400                                                                     i32 8)
 401   ret <vscale x 16 x i8> %out
 402 }
 403
 404 define <vscale x 8 x i16> @sqrshrnt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 405 ; CHECK-LABEL: sqrshrnt_s:
 406 ; CHECK: sqrshrnt z0.h, z1.s, #12
 407 ; CHECK-NEXT: ret
 408   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrnt.nxv4i32(<vscale x 8 x i16> %a,
 409                                                                     <vscale x 4 x i32> %b,
 410                                                                     i32 12)
 411   ret <vscale x 8 x i16> %out
 412 }
 413
 414 define <vscale x 4 x i32> @sqrshrnt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 415 ; CHECK-LABEL: sqrshrnt_d:
 416 ; CHECK: sqrshrnt z0.s, z1.d, #28
 417 ; CHECK-NEXT: ret
 418   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrnt.nxv2i64(<vscale x 4 x i32> %a,
 419                                                                     <vscale x 2 x i64> %b,
 420                                                                     i32 28)
 421   ret <vscale x 4 x i32> %out
 422 }
 423
 424 ;
 425 ; SQRSHRUNT
 426 ;
 427
 428 define <vscale x 16 x i8> @sqrshrunt_h(<vscale x 16 x i8> %a, <vscale x 8 x i16> %b) {
 429 ; CHECK-LABEL: sqrshrunt_h:
 430 ; CHECK: sqrshrunt z0.b, z1.h, #1
 431 ; CHECK-NEXT: ret
 432   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrunt.nxv8i16(<vscale x 16 x i8> %a,
 433                                                                      <vscale x 8 x i16> %b,
 434                                                                      i32 1)
 435   ret <vscale x 16 x i8> %out
 436 }
 437
 438 define <vscale x 8 x i16> @sqrshrunt_s(<vscale x 8 x i16> %a, <vscale x 4 x i32> %b) {
 439 ; CHECK-LABEL: sqrshrunt_s:
 440 ; CHECK: sqrshrunt z0.h, z1.s, #5
 441 ; CHECK-NEXT: ret
 442   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrunt.nxv4i32(<vscale x 8 x i16> %a,
 443                                                                      <vscale x 4 x i32> %b,
 444                                                                      i32 5)
 445   ret <vscale x 8 x i16> %out
 446 }
 447
 448 define <vscale x 4 x i32> @sqrshrunt_d(<vscale x 4 x i32> %a, <vscale x 2 x i64> %b) {
 449 ; CHECK-LABEL: sqrshrunt_d:
 450 ; CHECK: sqrshrunt z0.s, z1.d, #5
 451 ; CHECK-NEXT: ret
 452   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrunt.nxv2i64(<vscale x 4 x i32> %a,
 453                                                                      <vscale x 2 x i64> %b,
 454                                                                      i32 5)
 455   ret <vscale x 4 x i32> %out
 456 }
 457
 458 declare <vscale x 16 x i8> @llvm.aarch64.sve.shrnb.nxv8i16(<vscale x 8 x i16>, i32)
 459 declare <vscale x 8 x i16> @llvm.aarch64.sve.shrnb.nxv4i32(<vscale x 4 x i32>, i32)
 460 declare <vscale x 4 x i32> @llvm.aarch64.sve.shrnb.nxv2i64(<vscale x 2 x i64>, i32)
 461
 462 declare <vscale x 16 x i8> @llvm.aarch64.sve.uqshrnb.nxv8i16(<vscale x 8 x i16>, i32)
 463 declare <vscale x 8 x i16> @llvm.aarch64.sve.uqshrnb.nxv4i32(<vscale x 4 x i32>, i32)
 464 declare <vscale x 4 x i32> @llvm.aarch64.sve.uqshrnb.nxv2i64(<vscale x 2 x i64>, i32)
 465
 466 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqshrnb.nxv8i16(<vscale x 8 x i16>, i32)
 467 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqshrnb.nxv4i32(<vscale x 4 x i32>, i32)
 468 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqshrnb.nxv2i64(<vscale x 2 x i64>, i32)
 469
 470 declare <vscale x 16 x i8> @llvm.aarch64.sve.uqrshrnb.nxv8i16(<vscale x 8 x i16>, i32)
 471 declare <vscale x 8 x i16> @llvm.aarch64.sve.uqrshrnb.nxv4i32(<vscale x 4 x i32>, i32)
 472 declare <vscale x 4 x i32> @llvm.aarch64.sve.uqrshrnb.nxv2i64(<vscale x 2 x i64>, i32)
 473
 474 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrnb.nxv8i16(<vscale x 8 x i16>, i32)
 475 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrnb.nxv4i32(<vscale x 4 x i32>, i32)
 476 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrnb.nxv2i64(<vscale x 2 x i64>, i32)
 477
 478 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqshrunb.nxv8i16(<vscale x 8 x i16>, i32)
 479 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqshrunb.nxv4i32(<vscale x 4 x i32>, i32)
 480 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqshrunb.nxv2i64(<vscale x 2 x i64>, i32)
 481
 482 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrunb.nxv8i16(<vscale x 8 x i16>, i32)
 483 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrunb.nxv4i32(<vscale x 4 x i32>, i32)
 484 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrunb.nxv2i64(<vscale x 2 x i64>, i32)
 485
 486 declare <vscale x 16 x i8> @llvm.aarch64.sve.shrnt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 487 declare <vscale x 8 x i16> @llvm.aarch64.sve.shrnt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 488 declare <vscale x 4 x i32> @llvm.aarch64.sve.shrnt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)
 489
 490 declare <vscale x 16 x i8> @llvm.aarch64.sve.uqshrnt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 491 declare <vscale x 8 x i16> @llvm.aarch64.sve.uqshrnt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 492 declare <vscale x 4 x i32> @llvm.aarch64.sve.uqshrnt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)
 493
 494 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqshrnt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 495 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqshrnt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 496 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqshrnt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)
 497
 498 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqshrunt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 499 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqshrunt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 500 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqshrunt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)
 501
 502 declare <vscale x 16 x i8> @llvm.aarch64.sve.uqrshrnt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 503 declare <vscale x 8 x i16> @llvm.aarch64.sve.uqrshrnt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 504 declare <vscale x 4 x i32> @llvm.aarch64.sve.uqrshrnt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)
 505
 506 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrnt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 507 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrnt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 508 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrnt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)
 509
 510 declare <vscale x 16 x i8> @llvm.aarch64.sve.sqrshrunt.nxv8i16(<vscale x 16 x i8>, <vscale x 8 x i16>, i32)
 511 declare <vscale x 8 x i16> @llvm.aarch64.sve.sqrshrunt.nxv4i32(<vscale x 8 x i16>, <vscale x 4 x i32>, i32)
 512 declare <vscale x 4 x i32> @llvm.aarch64.sve.sqrshrunt.nxv2i64(<vscale x 4 x i32>, <vscale x 2 x i64>, i32)