[ORC] Add std::tuple support to SimplePackedSerialization.
[llvm-project.git] / llvm / test / CodeGen / AArch64 / sve2-intrinsics-fp-int-binary-logarithm.ll
blob8012d878fb5e20c96383c596ff2eb6d54dfc0be6
1 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 -asm-verbose=0 < %s | FileCheck %s
4 ; FLOGB
7 define <vscale x 8 x i16> @flogb_f16(<vscale x 8 x i16> %a, <vscale x 8 x i1> %pg, <vscale x 8 x half> %b) {
8 ; CHECK-LABEL: flogb_f16:
9 ; CHECK: flogb z0.h, p0/m, z1.h
10 ; CHECK-NEXT: ret
11   %out = call <vscale x 8 x i16> @llvm.aarch64.sve.flogb.nxv8f16(<vscale x 8 x i16> %a,
12                                                                  <vscale x 8 x i1> %pg,
13                                                                  <vscale x 8 x half> %b)
14   ret <vscale x 8 x i16> %out
17 define <vscale x 4 x i32> @flogb_f32(<vscale x 4 x i32> %a, <vscale x 4 x i1> %pg, <vscale x 4 x float> %b) {
18 ; CHECK-LABEL: flogb_f32:
19 ; CHECK: flogb z0.s, p0/m, z1.s
20 ; CHECK-NEXT: ret
21   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.flogb.nxv4f32(<vscale x 4 x i32> %a,
22                                                                  <vscale x 4 x i1> %pg,
23                                                                  <vscale x 4 x float> %b)
24   ret <vscale x 4 x i32> %out
27 define <vscale x 2 x i64> @flogb_f64(<vscale x 2 x i64> %a, <vscale x 2 x i1> %pg, <vscale x 2 x double> %b) {
28 ; CHECK-LABEL: flogb_f64:
29 ; CHECK: flogb z0.d, p0/m, z1.d
30 ; CHECK-NEXT: ret
31   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.flogb.nxv2f64(<vscale x 2 x i64> %a,
32                                                                  <vscale x 2 x i1> %pg,
33                                                                  <vscale x 2 x double> %b)
34   ret <vscale x 2 x i64> %out
37 declare <vscale x 8 x i16> @llvm.aarch64.sve.flogb.nxv8f16(<vscale x 8 x i16>, <vscale x 8 x i1>, <vscale x 8 x half>)
38 declare <vscale x 4 x i32> @llvm.aarch64.sve.flogb.nxv4f32(<vscale x 4 x i32>, <vscale x 4 x i1>, <vscale x 4 x float>)
39 declare <vscale x 2 x i64> @llvm.aarch64.sve.flogb.nxv2f64(<vscale x 2 x i64>, <vscale x 2 x i1>, <vscale x 2 x double>)