llvm/test/CodeGen/AArch64/vector-insert-shuffle-cycle.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc %s -o - | FileCheck %s
   3
   4 target triple = "arm64-apple-ios13.4.0"
   5
   6 ; Make we do not get stuck in a cycle in DAGCombiner.
   7
   8 define void @test(i1 %c, <1 x double>* %ptr) {
   9 ; CHECK-LABEL: test:
  10 ; CHECK:       ; %bb.0: ; %entry
  11 ; CHECK-NEXT:    movi d0, #0000000000000000
  12 ; CHECK-NEXT:    tbz w0, #0, LBB0_2
  13 ; CHECK-NEXT:  ; %bb.1: ; %bb1
  14 ; CHECK-NEXT:    ldr d0, [x1]
  15 ; CHECK-NEXT:  LBB0_2: ; %bb2
  16 ; CHECK-NEXT:    ldr q1, [x8]
  17 ; CHECK-NEXT:    mov.d v1[0], v0[0]
  18 ; CHECK-NEXT:    str q1, [x8]
  19 ; CHECK-NEXT:    ret
  20 entry:
  21   br i1 %c, label %bb1, label %bb2
  22
  23 bb1:
  24   %lv1 = load <1 x double>, <1 x double>* %ptr, align 16
  25   br label %bb2
  26
  27 bb2:
  28   %p = phi <1 x double> [ %lv1, %bb1 ], [ zeroinitializer, %entry ]
  29   %vecext19 = extractelement <1 x double> %p, i32 0
  30   %arrayidx21 = getelementptr inbounds [4 x <4 x double>], [4 x <4 x double>]* undef, i64 0, i64 3
  31   %lv2 = load <4 x double>, <4 x double>* %arrayidx21, align 16
  32   %vecins22 = insertelement <4 x double> %lv2, double %vecext19, i32 2
  33   store <4 x double> %vecins22, <4 x double>* %arrayidx21, align 16
  34   ret void
  35 }