llvm/test/CodeGen/AMDGPU/csr-sgpr-spill-live-ins.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -march=amdgcn -mcpu=gfx906 -run-pass=si-lower-sgpr-spills,prologepilog -o - %s | FileCheck %s
   3
   4 # Make sure the modified CSR VGPRs are added as live-in to the entry
   5 # block.
   6
   7 ---
   8 name: def_csr_sgpr
   9 tracksRegLiveness: true
  10 machineFunctionInfo:
  11   scratchRSrcReg: $sgpr0_sgpr1_sgpr2_sgpr3
  12   stackPtrOffsetReg: $sgpr32
  13 body: |
  14   ; CHECK-LABEL: name: def_csr_sgpr
  15   ; CHECK: bb.0:
  16   ; CHECK:   successors: %bb.1(0x80000000)
  17   ; CHECK:   liveins: $sgpr42, $sgpr43, $sgpr46, $sgpr47, $vgpr0
  18   ; CHECK:   $vgpr0 = V_WRITELANE_B32 killed $sgpr42, 0, $vgpr0
  19   ; CHECK:   $vgpr0 = V_WRITELANE_B32 killed $sgpr43, 1, $vgpr0
  20   ; CHECK:   $vgpr0 = V_WRITELANE_B32 killed $sgpr46, 2, $vgpr0
  21   ; CHECK:   $vgpr0 = V_WRITELANE_B32 killed $sgpr47, 3, $vgpr0
  22   ; CHECK:   S_NOP 0
  23   ; CHECK: bb.1:
  24   ; CHECK:   liveins: $vgpr0
  25   ; CHECK:   $sgpr42 = S_MOV_B32 0
  26   ; CHECK:   $sgpr43 = S_MOV_B32 1
  27   ; CHECK:   $sgpr46_sgpr47 = S_MOV_B64 2
  28   bb.0:
  29     S_NOP 0
  30
  31   bb.1:
  32     $sgpr42 = S_MOV_B32 0
  33     $sgpr43 = S_MOV_B32 1
  34     $sgpr46_sgpr47 = S_MOV_B64 2
  35 ...