llvm/test/CodeGen/AMDGPU/fix-wwm-vgpr-copy.ll

   1 ; RUN: llc -mtriple=amdgcn--amdpal -march=amdgcn -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   2
   3 ; NOTE: llvm.amdgcn.wwm is deprecated, use llvm.amdgcn.strict.wwm instead.
   4
   5 ; GCN-LABEL: wwm:
   6 define amdgpu_hs void @wwm(i32 inreg %arg, <4 x i32> inreg %buffer) {
   7 entry:
   8   br label %work
   9
  10 bb42:
  11   br label %bb602
  12
  13 bb602:
  14   %tmp603 = phi i32 [ 0, %bb42 ], [ 1, %work ]
  15   %tmp607 = icmp eq i32 %tmp603, %tmp1196
  16   br i1 %tmp607, label %bb49, label %bb54
  17
  18 bb49:
  19   call void @llvm.amdgcn.raw.tbuffer.store.f32(float 1.0, <4 x i32> %buffer, i32 4, i32 1, i32 116, i32 1)
  20   ret void
  21
  22 bb54:
  23   ret void
  24
  25 work:
  26 ; GCN: s_not_b64 exec, exec
  27 ; GCN: v_mov_b32_e32 v[[tmp1189:[0-9]+]], 1
  28 ; GCN: s_not_b64 exec, exec
  29   %tmp1189 = tail call i32 @llvm.amdgcn.set.inactive.i32(i32 4, i32 1)
  30
  31 ; GCN: s_or_saveexec_b64 s{{\[}}[[LO:[0-9]+]]:[[HI:[0-9]+]]{{\]}}, -1
  32 ; GCN: v_lshlrev_b32_e32 v[[tmp1191:[0-9]+]], 2, v[[tmp1189]]
  33   %tmp1191 = mul i32 %tmp1189, 4
  34
  35 ; GCN: s_mov_b64 exec, s{{\[}}[[LO]]:[[HI]]{{\]}}
  36   %tmp1196 = tail call i32 @llvm.amdgcn.wwm.i32(i32 %tmp1191)
  37
  38   %tmp34 = icmp eq i32 %arg, 0
  39   br i1 %tmp34, label %bb602, label %bb42
  40 }
  41
  42 ; GCN-LABEL: strict_wwm:
  43 define amdgpu_hs void @strict_wwm(i32 inreg %arg, <4 x i32> inreg %buffer) {
  44 entry:
  45   br label %work
  46
  47 bb42:
  48   br label %bb602
  49
  50 bb602:
  51   %tmp603 = phi i32 [ 0, %bb42 ], [ 1, %work ]
  52   %tmp607 = icmp eq i32 %tmp603, %tmp1196
  53   br i1 %tmp607, label %bb49, label %bb54
  54
  55 bb49:
  56   call void @llvm.amdgcn.raw.tbuffer.store.f32(float 1.0, <4 x i32> %buffer, i32 4, i32 1, i32 116, i32 1)
  57   ret void
  58
  59 bb54:
  60   ret void
  61
  62 work:
  63 ; GCN: s_not_b64 exec, exec
  64 ; GCN: v_mov_b32_e32 v[[tmp1189:[0-9]+]], 1
  65 ; GCN: s_not_b64 exec, exec
  66   %tmp1189 = tail call i32 @llvm.amdgcn.set.inactive.i32(i32 4, i32 1)
  67
  68 ; GCN: s_or_saveexec_b64 s{{\[}}[[LO:[0-9]+]]:[[HI:[0-9]+]]{{\]}}, -1
  69 ; GCN: v_lshlrev_b32_e32 v[[tmp1191:[0-9]+]], 2, v[[tmp1189]]
  70   %tmp1191 = mul i32 %tmp1189, 4
  71
  72 ; GCN: s_mov_b64 exec, s{{\[}}[[LO]]:[[HI]]{{\]}}
  73   %tmp1196 = tail call i32 @llvm.amdgcn.strict.wwm.i32(i32 %tmp1191)
  74
  75   %tmp34 = icmp eq i32 %arg, 0
  76   br i1 %tmp34, label %bb602, label %bb42
  77 }
  78
  79 declare i32 @llvm.amdgcn.set.inactive.i32(i32, i32) #0
  80 declare i32 @llvm.amdgcn.wwm.i32(i32) #1
  81 declare i32 @llvm.amdgcn.strict.wwm.i32(i32) #1
  82 declare void @llvm.amdgcn.raw.tbuffer.store.f32(float, <4 x i32>, i32, i32, i32 immarg, i32 immarg) #2
  83
  84 attributes #0 = { convergent nounwind readnone willreturn }
  85 attributes #1 = { convergent nounwind readnone speculatable willreturn }
  86 attributes #2 = { nounwind willreturn writeonly }