llvm/test/CodeGen/AMDGPU/fneg-fold-legalize-dag-increase-insts.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -enable-no-signed-zeros-fp-math=true < %s | FileCheck %s --check-prefix=GFX9
   3 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -enable-no-signed-zeros-fp-math=false < %s | FileCheck %s --check-prefix=GFX9
   4 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx1010 -enable-no-signed-zeros-fp-math=true < %s | FileCheck %s --check-prefix=GFX10
   5 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx1010 -enable-no-signed-zeros-fp-math=false < %s | FileCheck %s --check-prefix=GFX10
   6
   7 ; no-signed-zeros-fp-math should not increase the number of
   8 ; instructions emitted.
   9
  10 define { double, double } @testfn(double %arg, double %arg1, double %arg2) {
  11 ; GFX9-LABEL: testfn:
  12 ; GFX9:       ; %bb.0: ; %bb
  13 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  14 ; GFX9-NEXT:    v_add_f64 v[4:5], v[4:5], -v[0:1]
  15 ; GFX9-NEXT:    v_add_f64 v[0:1], v[4:5], -v[2:3]
  16 ; GFX9-NEXT:    v_add_f64 v[2:3], -v[2:3], -v[4:5]
  17 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  18 ;
  19 ; GFX10-LABEL: testfn:
  20 ; GFX10:       ; %bb.0: ; %bb
  21 ; GFX10-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  22 ; GFX10-NEXT:    s_waitcnt_vscnt null, 0x0
  23 ; GFX10-NEXT:    v_add_f64 v[4:5], v[4:5], -v[0:1]
  24 ; GFX10-NEXT:    v_add_f64 v[0:1], v[4:5], -v[2:3]
  25 ; GFX10-NEXT:    v_add_f64 v[2:3], -v[2:3], -v[4:5]
  26 ; GFX10-NEXT:    s_setpc_b64 s[30:31]
  27 bb:
  28   %tmp = fsub fast double 0.000000e+00, %arg1
  29   %tmp3 = fsub fast double %arg2, %arg
  30   %tmp4 = fadd fast double %tmp3, %tmp
  31   %tmp5 = fsub fast double %tmp, %tmp3
  32   %tmp6 = insertvalue { double, double } undef, double %tmp4, 0
  33   %tmp7 = insertvalue { double, double } %tmp6, double %tmp5, 1
  34   ret { double, double } %tmp7
  35 }