llvm/test/CodeGen/AMDGPU/hazard-pseudo-machineinstrs.mir

   1 # RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -verify-machineinstrs -run-pass post-RA-sched %s -o - | FileCheck -check-prefix=GCN %s
   2
   3 # WAVE_BARRIER and SI_MASKED_UNREACHABLE are not really instructions.
   4 # To fix the hazard (m0 def followed by V_INTERP), the scheduler
   5 # should move another instruction into the slot.
   6 ---
   7 # CHECK-LABEL: name: hazard_wave_barrier
   8 # CHECK-LABEL: bb.0:
   9 # GCN: $m0 = S_MOV_B32 killed renamable $sgpr0
  10 # GCN-NEXT: WAVE_BARRIER
  11 # GCN-NEXT: S_MOV_B32 0
  12 # GCN-NEXT: V_INTERP_MOV_F32
  13 name: hazard_wave_barrier
  14 tracksRegLiveness: true
  15 body: |
  16   bb.0:
  17     liveins: $sgpr0
  18
  19     $m0 = S_MOV_B32 killed renamable $sgpr0
  20     WAVE_BARRIER
  21     renamable $vgpr0 = V_INTERP_MOV_F32 2, 0, 0, implicit $mode, implicit $m0, implicit $exec
  22     renamable $sgpr1 = S_MOV_B32 0
  23     S_ENDPGM 0
  24
  25 ...
  26 # GCN-LABEL: name: hazard-masked-unreachable
  27 # CHECK-LABEL: bb.0:
  28 # GCN: $m0 = S_MOV_B32 killed renamable $sgpr0
  29 # GCN-NEXT: SI_MASKED_UNREACHABLE
  30 # GCN-NEXT: S_MOV_B32 0
  31 # GCN-NEXT: V_INTERP_MOV_F32
  32 ---
  33 name: hazard-masked-unreachable
  34 tracksRegLiveness: true
  35 body: |
  36   bb.0:
  37     liveins: $sgpr0
  38
  39     $m0 = S_MOV_B32 killed renamable $sgpr0
  40     SI_MASKED_UNREACHABLE
  41     renamable $vgpr0 = V_INTERP_MOV_F32 2, 0, 0, implicit $mode, implicit $m0, implicit $exec
  42     renamable $sgpr1 = S_MOV_B32 0
  43   bb.1:
  44     S_ENDPGM 0
  45 ...