llvm/test/CodeGen/AMDGPU/llvm.amdgcn.atomic.fadd.ll

   1 ; RUN: llc < %s -march=amdgcn -mcpu=gfx908 -verify-machineinstrs | FileCheck %s -check-prefix=GCN
   2 ; RUN: llc < %s -march=amdgcn -mcpu=gfx90a -verify-machineinstrs | FileCheck %s -check-prefix=GCN
   3
   4 declare float @llvm.amdgcn.buffer.atomic.fadd.f32(float, <4 x i32>, i32, i32, i1)
   5 declare <2 x half> @llvm.amdgcn.buffer.atomic.fadd.v2f16(<2 x half>, <4 x i32>, i32, i32, i1)
   6 declare float @llvm.amdgcn.global.atomic.fadd.f32.p1f32.f32(float addrspace(1)*, float)
   7 declare <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1v2f16.v2f16(<2 x half> addrspace(1)*, <2 x half>)
   8
   9 ; GCN-LABEL: {{^}}buffer_atomic_add_f32:
  10 ; GCN: buffer_atomic_add_f32 v0, v1, s[0:3], 0 idxen
  11 define amdgpu_ps void @buffer_atomic_add_f32(<4 x i32> inreg %rsrc, float %data, i32 %vindex) {
  12 main_body:
  13   %ret = call float @llvm.amdgcn.buffer.atomic.fadd.f32(float %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  14   ret void
  15 }
  16
  17 ; GCN-LABEL: {{^}}buffer_atomic_add_f32_off4_slc:
  18 ; GCN: buffer_atomic_add_f32 v0, v1, s[0:3], 0 idxen offset:4 slc
  19 define amdgpu_ps void @buffer_atomic_add_f32_off4_slc(<4 x i32> inreg %rsrc, float %data, i32 %vindex) {
  20 main_body:
  21   %ret = call float @llvm.amdgcn.buffer.atomic.fadd.f32(float %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  22   ret void
  23 }
  24
  25 ; GCN-LABEL: {{^}}buffer_atomic_pk_add_v2f16:
  26 ; GCN: buffer_atomic_pk_add_f16 v0, v1, s[0:3], 0 idxen
  27 define amdgpu_ps void @buffer_atomic_pk_add_v2f16(<4 x i32> inreg %rsrc, <2 x half> %data, i32 %vindex) {
  28 main_body:
  29   %ret = call <2 x half> @llvm.amdgcn.buffer.atomic.fadd.v2f16(<2 x half> %data, <4 x i32> %rsrc, i32 %vindex, i32 0, i1 0)
  30   ret void
  31 }
  32
  33 ; GCN-LABEL: {{^}}buffer_atomic_pk_add_v2f16_off4_slc:
  34 ; GCN: buffer_atomic_pk_add_f16 v0, v1, s[0:3], 0 idxen offset:4 slc
  35 define amdgpu_ps void @buffer_atomic_pk_add_v2f16_off4_slc(<4 x i32> inreg %rsrc, <2 x half> %data, i32 %vindex) {
  36 main_body:
  37   %ret = call <2 x half> @llvm.amdgcn.buffer.atomic.fadd.v2f16(<2 x half> %data, <4 x i32> %rsrc, i32 %vindex, i32 4, i1 1)
  38   ret void
  39 }
  40
  41 ; GCN-LABEL: {{^}}global_atomic_add_f32:
  42 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}}
  43 define amdgpu_kernel void @global_atomic_add_f32(float addrspace(1)* %ptr, float %data) {
  44 main_body:
  45   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1f32.f32(float addrspace(1)* %ptr, float %data)
  46   ret void
  47 }
  48
  49 ; GCN-LABEL: {{^}}global_atomic_add_f32_off4:
  50 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4
  51 define amdgpu_kernel void @global_atomic_add_f32_off4(float addrspace(1)* %ptr, float %data) {
  52 main_body:
  53   %p = getelementptr float, float addrspace(1)* %ptr, i64 1
  54   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1f32.f32(float addrspace(1)* %p, float %data)
  55   ret void
  56 }
  57
  58 ; GCN-LABEL: {{^}}global_atomic_add_f32_offneg4:
  59 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:-4
  60 define amdgpu_kernel void @global_atomic_add_f32_offneg4(float addrspace(1)* %ptr, float %data) {
  61 main_body:
  62   %p = getelementptr float, float addrspace(1)* %ptr, i64 -1
  63   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1f32.f32(float addrspace(1)* %p, float %data)
  64   ret void
  65 }
  66
  67 ; GCN-LABEL: {{^}}global_atomic_pk_add_v2f16:
  68 ; GCN: global_atomic_pk_add_f16 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]$}}
  69 define amdgpu_kernel void @global_atomic_pk_add_v2f16(<2 x half> addrspace(1)* %ptr, <2 x half> %data) {
  70 main_body:
  71   %ret = call <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1v2f16.v2f16(<2 x half> addrspace(1)* %ptr, <2 x half> %data)
  72   ret void
  73 }
  74
  75 ; GCN-LABEL: {{^}}global_atomic_pk_add_v2f16_off4:
  76 ; GCN: global_atomic_pk_add_f16 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:4
  77 define amdgpu_kernel void @global_atomic_pk_add_v2f16_off4(<2 x half> addrspace(1)* %ptr, <2 x half> %data) {
  78 main_body:
  79   %p = getelementptr <2 x half>, <2 x half> addrspace(1)* %ptr, i64 1
  80   %ret = call <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1v2f16.v2f16(<2 x half> addrspace(1)* %p, <2 x half> %data)
  81   ret void
  82 }
  83
  84 ; GCN-LABEL: {{^}}global_atomic_pk_add_v2f16_offneg4:
  85 ; GCN: global_atomic_pk_add_f16 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]}} offset:-4{{$}}
  86 define amdgpu_kernel void @global_atomic_pk_add_v2f16_offneg4(<2 x half> addrspace(1)* %ptr, <2 x half> %data) {
  87 main_body:
  88   %p = getelementptr <2 x half>, <2 x half> addrspace(1)* %ptr, i64 -1
  89   %ret = call <2 x half> @llvm.amdgcn.global.atomic.fadd.v2f16.p1v2f16.v2f16(<2 x half> addrspace(1)* %p, <2 x half> %data)
  90   ret void
  91 }
  92
  93 ; Make sure this artificially selects with an incorrect subtarget, but
  94 ; the feature set.
  95 ; GCN-LABEL: {{^}}global_atomic_fadd_f32_wrong_subtarget:
  96 ; GCN: global_atomic_add_f32 v{{[0-9]+}}, v{{[0-9]+}}, s{{\[[0-9]+:[0-9]+\]$}}
  97 define amdgpu_kernel void @global_atomic_fadd_f32_wrong_subtarget(float addrspace(1)* %ptr, float %data) #0 {
  98   %ret = call float @llvm.amdgcn.global.atomic.fadd.f32.p1f32.f32(float addrspace(1)* %ptr, float %data)
  99   ret void
 100 }
 101
 102 attributes #0 = { "target-cpu"="gfx803" "target-features"="+atomic-fadd-insts" }