llvm/test/CodeGen/AMDGPU/private-access-no-objects.ll

   1 ; RUN: llc -mtriple=amdgcn--amdhsa -mcpu=fiji -verify-machineinstrs < %s | FileCheck -enable-var-scope --check-prefixes=GCN,OPT %s
   2 ; RUN: llc -mtriple=amdgcn--amdhsa -mcpu=hawaii -verify-machineinstrs < %s | FileCheck -enable-var-scope --check-prefixes=GCN,OPT %s
   3 ; RUN: llc -mtriple=amdgcn--amdhsa -mcpu=iceland -verify-machineinstrs < %s | FileCheck -enable-var-scope --check-prefixes=GCN,OPT %s
   4 ; RUN: llc -O0 -mtriple=amdgcn--amdhsa -mcpu=fiji -verify-machineinstrs < %s | FileCheck -enable-var-scope --check-prefixes=GCN,OPTNONE %s
   5
   6 ; There are no stack objects, but still a private memory access. The
   7 ; private access regiters need to be correctly initialized anyway, and
   8 ; shifted down to the end of the used registers.
   9
  10 ; GCN-LABEL: {{^}}store_to_undef:
  11 ; OPT-DAG: s_mov_b64 s{{\[}}[[RSRC_LO:[0-9]+]]:{{[0-9]+\]}}, s[0:1]
  12 ; OPT-DAG: s_mov_b64 s{{\[[0-9]+}}:[[RSRC_HI:[0-9]+]]{{\]}}, s[2:3]
  13 ; OPT: buffer_store_dword v{{[0-9]+}}, v{{[0-9]+}}, s{{\[}}[[RSRC_LO]]:[[RSRC_HI]]{{\]}}, 0 offen{{$}}
  14
  15 ; -O0 should assume spilling, so the input scratch resource descriptor
  16 ; -should be used directly without any copies.
  17
  18 ; OPTNONE-NOT: s_mov_b32
  19 ; OPTNONE: buffer_store_dword v{{[0-9]+}}, v{{[0-9]+}}, s[0:3], 0 offen{{$}}
  20 define amdgpu_kernel void @store_to_undef() #0 {
  21   store volatile i32 0, i32 addrspace(5)* undef
  22   ret void
  23 }
  24
  25 ; GCN-LABEL: {{^}}store_to_inttoptr:
  26 ; OPT-DAG: s_mov_b64 s{{\[}}[[RSRC_LO:[0-9]+]]:{{[0-9]+\]}}, s[0:1]
  27 ; OPT-DAG: s_mov_b64 s{{\[[0-9]+}}:[[RSRC_HI:[0-9]+]]{{\]}}, s[2:3]
  28 ; OPT: buffer_store_dword v{{[0-9]+}}, off, s{{\[}}[[RSRC_LO]]:[[RSRC_HI]]{{\]}}, 0 offset:124{{$}}
  29 define amdgpu_kernel void @store_to_inttoptr() #0 {
  30  store volatile i32 0, i32 addrspace(5)* inttoptr (i32 124 to i32 addrspace(5)*)
  31  ret void
  32 }
  33
  34 ; GCN-LABEL: {{^}}load_from_undef:
  35 ; OPT-DAG: s_mov_b64 s{{\[}}[[RSRC_LO:[0-9]+]]:{{[0-9]+\]}}, s[0:1]
  36 ; OPT-DAG: s_mov_b64 s{{\[[0-9]+}}:[[RSRC_HI:[0-9]+]]{{\]}}, s[2:3]
  37 ; OPT: buffer_load_dword v{{[0-9]+}}, v{{[0-9]+}}, s{{\[}}[[RSRC_LO]]:[[RSRC_HI]]{{\]}}, 0 offen glc{{$}}
  38 define amdgpu_kernel void @load_from_undef() #0 {
  39   %ld = load volatile i32, i32 addrspace(5)* undef
  40   ret void
  41 }
  42
  43 ; GCN-LABEL: {{^}}load_from_inttoptr:
  44 ; OPT-DAG: s_mov_b64 s{{\[}}[[RSRC_LO:[0-9]+]]:{{[0-9]+\]}}, s[0:1]
  45 ; OPT-DAG: s_mov_b64 s{{\[[0-9]+}}:[[RSRC_HI:[0-9]+]]{{\]}}, s[2:3]
  46 ; OPT: buffer_load_dword v{{[0-9]+}}, off, s{{\[}}[[RSRC_LO]]:[[RSRC_HI]]{{\]}}, 0 offset:124 glc{{$}}
  47 define amdgpu_kernel void @load_from_inttoptr() #0 {
  48   %ld = load volatile i32, i32 addrspace(5)* inttoptr (i32 124 to i32 addrspace(5)*)
  49   ret void
  50 }
  51
  52 attributes #0 = { nounwind }