llvm/test/CodeGen/AMDGPU/store-clobbers-load.ll

   1 ; RUN: opt -S --amdgpu-annotate-uniform < %s | FileCheck -check-prefix=OPT %s
   2 target datalayout = "A5"
   3
   4 ; "load vaddr" depends on the store, so we should not mark vaddr as amdgpu.noclobber.
   5
   6 ; OPT-LABEL: @store_clobbers_load(
   7 ; OPT:      %vaddr = getelementptr <4 x i32>, <4 x i32> addrspace(1)* %input, i64 0, !amdgpu.uniform !0
   8 ; OPT-NEXT: %zero = load <4 x i32>, <4 x i32> addrspace(1)* %vaddr, align 16
   9 define amdgpu_kernel void @store_clobbers_load( < 4 x i32> addrspace(1)* %input,  i32 addrspace(1)* %out, i32 %index) {
  10 entry:
  11   %addr0 = bitcast <4 x i32> addrspace(1)* %input to i32 addrspace(1)*
  12   store i32 0, i32 addrspace(1)* %addr0
  13   %vaddr = getelementptr <4 x i32>, <4 x i32> addrspace(1)* %input, i64 0
  14   %zero = load <4 x i32>, <4 x i32> addrspace(1)* %vaddr, align 16
  15   %one = insertelement <4 x i32> %zero, i32 1, i32 1
  16   %two = insertelement <4 x i32> %one, i32 2, i32 2
  17   %three = insertelement <4 x i32> %two, i32 3, i32 3
  18   store <4 x i32> %three, <4 x i32> addrspace(1)* %input, align 16
  19   %rslt = extractelement <4 x i32> %three, i32 %index
  20   store i32 %rslt, i32 addrspace(1)* %out, align 4
  21   ret void
  22 }
  23
  24
  25 declare i32 @llvm.amdgcn.workitem.id.x()
  26 @lds0 = addrspace(3) global [512 x i32] undef, align 4
  27
  28 ; To check that %arrayidx0 is not marked as amdgpu.noclobber.
  29
  30 ; OPT-LABEL: @atomicrmw_clobbers_load(
  31 ; OPT:       %arrayidx0 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)* @lds0, i32 0, i32 %idx.0, !amdgpu.uniform !0
  32 ; OPT-NEXT:  %val = atomicrmw xchg i32 addrspace(3)* %arrayidx0, i32 3 seq_cst
  33
  34 define amdgpu_kernel void @atomicrmw_clobbers_load(i32 addrspace(1)* %out0, i32 addrspace(1)* %out1) {
  35   %tid.x = tail call i32 @llvm.amdgcn.workitem.id.x() #1
  36   %idx.0 = add nsw i32 %tid.x, 2
  37   %arrayidx0 = getelementptr inbounds [512 x i32], [512 x i32] addrspace(3)* @lds0, i32 0, i32 %idx.0
  38   %val = atomicrmw xchg i32 addrspace(3)* %arrayidx0, i32 3 seq_cst
  39   %load = load i32, i32 addrspace(3)* %arrayidx0, align 4
  40   store i32 %val, i32 addrspace(1)* %out0, align 4
  41   store i32 %load, i32 addrspace(1)* %out1, align 4
  42   ret void
  43 }