llvm/test/CodeGen/ARM/illegal-bitfield-loadstore.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=arm-eabi | FileCheck %s -check-prefix=LE
   3 ; RUN: llc < %s -mtriple=armeb-eabi | FileCheck %s -check-prefix=BE
   4
   5 define void @i24_or(i24* %a) {
   6 ; LE-LABEL: i24_or:
   7 ; LE:       @ %bb.0:
   8 ; LE-NEXT:    ldrh r1, [r0]
   9 ; LE-NEXT:    orr r1, r1, #384
  10 ; LE-NEXT:    strh r1, [r0]
  11 ; LE-NEXT:    mov pc, lr
  12 ;
  13 ; BE-LABEL: i24_or:
  14 ; BE:       @ %bb.0:
  15 ; BE-NEXT:    ldrh r1, [r0]
  16 ; BE-NEXT:    ldrb r2, [r0, #2]
  17 ; BE-NEXT:    orr r1, r2, r1, lsl #8
  18 ; BE-NEXT:    orr r1, r1, #384
  19 ; BE-NEXT:    strb r1, [r0, #2]
  20 ; BE-NEXT:    lsr r1, r1, #8
  21 ; BE-NEXT:    strh r1, [r0]
  22 ; BE-NEXT:    mov pc, lr
  23   %aa = load i24, i24* %a, align 1
  24   %b = or i24 %aa, 384
  25   store i24 %b, i24* %a, align 1
  26   ret void
  27 }
  28
  29 define void @i24_and_or(i24* %a) {
  30 ; LE-LABEL: i24_and_or:
  31 ; LE:       @ %bb.0:
  32 ; LE-NEXT:    ldrh r1, [r0]
  33 ; LE-NEXT:    orr r1, r1, #384
  34 ; LE-NEXT:    bic r1, r1, #127
  35 ; LE-NEXT:    strh r1, [r0]
  36 ; LE-NEXT:    mov pc, lr
  37 ;
  38 ; BE-LABEL: i24_and_or:
  39 ; BE:       @ %bb.0:
  40 ; BE-NEXT:    mov r1, #128
  41 ; BE-NEXT:    strb r1, [r0, #2]
  42 ; BE-NEXT:    ldrh r1, [r0]
  43 ; BE-NEXT:    orr r1, r1, #1
  44 ; BE-NEXT:    strh r1, [r0]
  45 ; BE-NEXT:    mov pc, lr
  46   %b = load i24, i24* %a, align 1
  47   %c = and i24 %b, -128
  48   %d = or i24 %c, 384
  49   store i24 %d, i24* %a, align 1
  50   ret void
  51 }
  52
  53 define void @i24_insert_bit(i24* %a, i1 zeroext %bit) {
  54 ; LE-LABEL: i24_insert_bit:
  55 ; LE:       @ %bb.0:
  56 ; LE-NEXT:    mov r3, #255
  57 ; LE-NEXT:    ldrh r2, [r0]
  58 ; LE-NEXT:    orr r3, r3, #57088
  59 ; LE-NEXT:    and r2, r2, r3
  60 ; LE-NEXT:    orr r1, r2, r1, lsl #13
  61 ; LE-NEXT:    strh r1, [r0]
  62 ; LE-NEXT:    mov pc, lr
  63 ;
  64 ; BE-LABEL: i24_insert_bit:
  65 ; BE:       @ %bb.0:
  66 ; BE-NEXT:    ldrh r2, [r0]
  67 ; BE-NEXT:    mov r3, #57088
  68 ; BE-NEXT:    orr r3, r3, #16711680
  69 ; BE-NEXT:    and r2, r3, r2, lsl #8
  70 ; BE-NEXT:    orr r1, r2, r1, lsl #13
  71 ; BE-NEXT:    lsr r1, r1, #8
  72 ; BE-NEXT:    strh r1, [r0]
  73 ; BE-NEXT:    mov pc, lr
  74   %extbit = zext i1 %bit to i24
  75   %b = load i24, i24* %a, align 1
  76   %extbit.shl = shl nuw nsw i24 %extbit, 13
  77   %c = and i24 %b, -8193
  78   %d = or i24 %c, %extbit.shl
  79   store i24 %d, i24* %a, align 1
  80   ret void
  81 }
  82
  83 define void @i56_or(i56* %a) {
  84 ; LE-LABEL: i56_or:
  85 ; LE:       @ %bb.0:
  86 ; LE-NEXT:    ldr r1, [r0]
  87 ; LE-NEXT:    orr r1, r1, #384
  88 ; LE-NEXT:    str r1, [r0]
  89 ; LE-NEXT:    mov pc, lr
  90 ;
  91 ; BE-LABEL: i56_or:
  92 ; BE:       @ %bb.0:
  93 ; BE-NEXT:    mov r1, r0
  94 ; BE-NEXT:    ldr r12, [r0]
  95 ; BE-NEXT:    ldrh r2, [r1, #4]!
  96 ; BE-NEXT:    ldrb r3, [r1, #2]
  97 ; BE-NEXT:    orr r2, r3, r2, lsl #8
  98 ; BE-NEXT:    orr r2, r2, r12, lsl #24
  99 ; BE-NEXT:    orr r2, r2, #384
 100 ; BE-NEXT:    strb r2, [r1, #2]
 101 ; BE-NEXT:    lsr r3, r2, #8
 102 ; BE-NEXT:    strh r3, [r1]
 103 ; BE-NEXT:    bic r1, r12, #255
 104 ; BE-NEXT:    orr r1, r1, r2, lsr #24
 105 ; BE-NEXT:    str r1, [r0]
 106 ; BE-NEXT:    mov pc, lr
 107   %aa = load i56, i56* %a
 108   %b = or i56 %aa, 384
 109   store i56 %b, i56* %a
 110   ret void
 111 }
 112
 113 define void @i56_and_or(i56* %a) {
 114 ; LE-LABEL: i56_and_or:
 115 ; LE:       @ %bb.0:
 116 ; LE-NEXT:    ldr r1, [r0]
 117 ; LE-NEXT:    orr r1, r1, #384
 118 ; LE-NEXT:    bic r1, r1, #127
 119 ; LE-NEXT:    str r1, [r0]
 120 ; LE-NEXT:    mov pc, lr
 121 ;
 122 ; BE-LABEL: i56_and_or:
 123 ; BE:       @ %bb.0:
 124 ; BE-NEXT:    mov r1, r0
 125 ; BE-NEXT:    mov r2, #128
 126 ; BE-NEXT:    ldrh r12, [r1, #4]!
 127 ; BE-NEXT:    ldrb r3, [r1, #2]
 128 ; BE-NEXT:    strb r2, [r1, #2]
 129 ; BE-NEXT:    orr r2, r3, r12, lsl #8
 130 ; BE-NEXT:    ldr r12, [r0]
 131 ; BE-NEXT:    orr r2, r2, r12, lsl #24
 132 ; BE-NEXT:    orr r2, r2, #384
 133 ; BE-NEXT:    lsr r3, r2, #8
 134 ; BE-NEXT:    strh r3, [r1]
 135 ; BE-NEXT:    bic r1, r12, #255
 136 ; BE-NEXT:    orr r1, r1, r2, lsr #24
 137 ; BE-NEXT:    str r1, [r0]
 138 ; BE-NEXT:    mov pc, lr
 139
 140   %b = load i56, i56* %a, align 1
 141   %c = and i56 %b, -128
 142   %d = or i56 %c, 384
 143   store i56 %d, i56* %a, align 1
 144   ret void
 145 }
 146
 147 define void @i56_insert_bit(i56* %a, i1 zeroext %bit) {
 148 ; LE-LABEL: i56_insert_bit:
 149 ; LE:       @ %bb.0:
 150 ; LE-NEXT:    ldr r2, [r0]
 151 ; LE-NEXT:    bic r2, r2, #8192
 152 ; LE-NEXT:    orr r1, r2, r1, lsl #13
 153 ; LE-NEXT:    str r1, [r0]
 154 ; LE-NEXT:    mov pc, lr
 155 ;
 156 ; BE-LABEL: i56_insert_bit:
 157 ; BE:       @ %bb.0:
 158 ; BE-NEXT:    .save {r11, lr}
 159 ; BE-NEXT:    push {r11, lr}
 160 ; BE-NEXT:    mov r2, r0
 161 ; BE-NEXT:    ldr lr, [r0]
 162 ; BE-NEXT:    ldrh r12, [r2, #4]!
 163 ; BE-NEXT:    ldrb r3, [r2, #2]
 164 ; BE-NEXT:    orr r12, r3, r12, lsl #8
 165 ; BE-NEXT:    orr r3, r12, lr, lsl #24
 166 ; BE-NEXT:    bic r3, r3, #8192
 167 ; BE-NEXT:    orr r1, r3, r1, lsl #13
 168 ; BE-NEXT:    lsr r3, r1, #8
 169 ; BE-NEXT:    strh r3, [r2]
 170 ; BE-NEXT:    bic r2, lr, #255
 171 ; BE-NEXT:    orr r1, r2, r1, lsr #24
 172 ; BE-NEXT:    str r1, [r0]
 173 ; BE-NEXT:    pop {r11, lr}
 174 ; BE-NEXT:    mov pc, lr
 175   %extbit = zext i1 %bit to i56
 176   %b = load i56, i56* %a, align 1
 177   %extbit.shl = shl nuw nsw i56 %extbit, 13
 178   %c = and i56 %b, -8193
 179   %d = or i56 %c, %extbit.shl
 180   store i56 %d, i56* %a, align 1
 181   ret void
 182 }
 183