llvm/test/CodeGen/ARM/neon-copy.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=armv7a-none-eabihf -mattr=+neon -verify-machineinstrs | FileCheck %s
   3
   4 define <16 x i8> @ins16bw(<16 x i8> %tmp1, i8 %tmp2) {
   5 ; CHECK-LABEL: ins16bw:
   6 ; CHECK:       @ %bb.0:
   7 ; CHECK-NEXT:    vmov.8 d1[7], r0
   8 ; CHECK-NEXT:    bx lr
   9   %tmp3 = insertelement <16 x i8> %tmp1, i8 %tmp2, i32 15
  10   ret <16 x i8> %tmp3
  11 }
  12
  13 define <8 x i16> @ins8hw(<8 x i16> %tmp1, i16 %tmp2) {
  14 ; CHECK-LABEL: ins8hw:
  15 ; CHECK:       @ %bb.0:
  16 ; CHECK-NEXT:    vmov.16 d1[2], r0
  17 ; CHECK-NEXT:    bx lr
  18   %tmp3 = insertelement <8 x i16> %tmp1, i16 %tmp2, i32 6
  19   ret <8 x i16> %tmp3
  20 }
  21
  22 define <4 x i32> @ins4sw(<4 x i32> %tmp1, i32 %tmp2) {
  23 ; CHECK-LABEL: ins4sw:
  24 ; CHECK:       @ %bb.0:
  25 ; CHECK-NEXT:    vmov.32 d1[0], r0
  26 ; CHECK-NEXT:    bx lr
  27   %tmp3 = insertelement <4 x i32> %tmp1, i32 %tmp2, i32 2
  28   ret <4 x i32> %tmp3
  29 }
  30
  31 define <2 x i64> @ins2dw(<2 x i64> %tmp1, i64 %tmp2) {
  32 ; CHECK-LABEL: ins2dw:
  33 ; CHECK:       @ %bb.0:
  34 ; CHECK-NEXT:    vmov.32 d1[0], r0
  35 ; CHECK-NEXT:    vmov.32 d1[1], r1
  36 ; CHECK-NEXT:    bx lr
  37   %tmp3 = insertelement <2 x i64> %tmp1, i64 %tmp2, i32 1
  38   ret <2 x i64> %tmp3
  39 }
  40
  41 define <8 x i8> @ins8bw(<8 x i8> %tmp1, i8 %tmp2) {
  42 ; CHECK-LABEL: ins8bw:
  43 ; CHECK:       @ %bb.0:
  44 ; CHECK-NEXT:    vmov.8 d0[5], r0
  45 ; CHECK-NEXT:    bx lr
  46   %tmp3 = insertelement <8 x i8> %tmp1, i8 %tmp2, i32 5
  47   ret <8 x i8> %tmp3
  48 }
  49
  50 define <4 x i16> @ins4hw(<4 x i16> %tmp1, i16 %tmp2) {
  51 ; CHECK-LABEL: ins4hw:
  52 ; CHECK:       @ %bb.0:
  53 ; CHECK-NEXT:    vmov.16 d0[3], r0
  54 ; CHECK-NEXT:    bx lr
  55   %tmp3 = insertelement <4 x i16> %tmp1, i16 %tmp2, i32 3
  56   ret <4 x i16> %tmp3
  57 }
  58
  59 define <2 x i32> @ins2sw(<2 x i32> %tmp1, i32 %tmp2) {
  60 ; CHECK-LABEL: ins2sw:
  61 ; CHECK:       @ %bb.0:
  62 ; CHECK-NEXT:    vmov.32 d0[1], r0
  63 ; CHECK-NEXT:    bx lr
  64   %tmp3 = insertelement <2 x i32> %tmp1, i32 %tmp2, i32 1
  65   ret <2 x i32> %tmp3
  66 }
  67
  68 define <16 x i8> @ins16b16(<16 x i8> %tmp1, <16 x i8> %tmp2) {
  69 ; CHECK-LABEL: ins16b16:
  70 ; CHECK:       @ %bb.0:
  71 ; CHECK-NEXT:    vmov.u8 r0, d0[2]
  72 ; CHECK-NEXT:    vmov.8 d3[7], r0
  73 ; CHECK-NEXT:    vorr q0, q1, q1
  74 ; CHECK-NEXT:    bx lr
  75   %tmp3 = extractelement <16 x i8> %tmp1, i32 2
  76   %tmp4 = insertelement <16 x i8> %tmp2, i8 %tmp3, i32 15
  77   ret <16 x i8> %tmp4
  78 }
  79
  80 define <8 x i16> @ins8h8(<8 x i16> %tmp1, <8 x i16> %tmp2) {
  81 ; CHECK-LABEL: ins8h8:
  82 ; CHECK:       @ %bb.0:
  83 ; CHECK-NEXT:    vmov.u16 r0, d0[2]
  84 ; CHECK-NEXT:    vmov.16 d3[3], r0
  85 ; CHECK-NEXT:    vorr q0, q1, q1
  86 ; CHECK-NEXT:    bx lr
  87   %tmp3 = extractelement <8 x i16> %tmp1, i32 2
  88   %tmp4 = insertelement <8 x i16> %tmp2, i16 %tmp3, i32 7
  89   ret <8 x i16> %tmp4
  90 }
  91
  92 define <4 x i32> @ins4s4(<4 x i32> %tmp1, <4 x i32> %tmp2) {
  93 ; CHECK-LABEL: ins4s4:
  94 ; CHECK:       @ %bb.0:
  95 ; CHECK-NEXT:    vmov.32 r0, d1[0]
  96 ; CHECK-NEXT:    vmov.32 d2[1], r0
  97 ; CHECK-NEXT:    vorr q0, q1, q1
  98 ; CHECK-NEXT:    bx lr
  99   %tmp3 = extractelement <4 x i32> %tmp1, i32 2
 100   %tmp4 = insertelement <4 x i32> %tmp2, i32 %tmp3, i32 1
 101   ret <4 x i32> %tmp4
 102 }
 103
 104 define <2 x i64> @ins2d2(<2 x i64> %tmp1, <2 x i64> %tmp2) {
 105 ; CHECK-LABEL: ins2d2:
 106 ; CHECK:       @ %bb.0:
 107 ; CHECK-NEXT:    vmov r0, r1, d0
 108 ; CHECK-NEXT:    vmov.32 d3[0], r0
 109 ; CHECK-NEXT:    vmov.32 d3[1], r1
 110 ; CHECK-NEXT:    vorr q0, q1, q1
 111 ; CHECK-NEXT:    bx lr
 112   %tmp3 = extractelement <2 x i64> %tmp1, i32 0
 113   %tmp4 = insertelement <2 x i64> %tmp2, i64 %tmp3, i32 1
 114   ret <2 x i64> %tmp4
 115 }
 116
 117 define <4 x float> @ins4f4(<4 x float> %tmp1, <4 x float> %tmp2) {
 118 ; CHECK-LABEL: ins4f4:
 119 ; CHECK:       @ %bb.0:
 120 ; CHECK-NEXT:    vmov.f32 s5, s2
 121 ; CHECK-NEXT:    vorr q0, q1, q1
 122 ; CHECK-NEXT:    bx lr
 123   %tmp3 = extractelement <4 x float> %tmp1, i32 2
 124   %tmp4 = insertelement <4 x float> %tmp2, float %tmp3, i32 1
 125   ret <4 x float> %tmp4
 126 }
 127
 128 define <2 x double> @ins2df2(<2 x double> %tmp1, <2 x double> %tmp2) {
 129 ; CHECK-LABEL: ins2df2:
 130 ; CHECK:       @ %bb.0:
 131 ; CHECK-NEXT:    vorr d3, d0, d0
 132 ; CHECK-NEXT:    vorr q0, q1, q1
 133 ; CHECK-NEXT:    bx lr
 134   %tmp3 = extractelement <2 x double> %tmp1, i32 0
 135   %tmp4 = insertelement <2 x double> %tmp2, double %tmp3, i32 1
 136   ret <2 x double> %tmp4
 137 }
 138
 139 define <16 x i8> @ins8b16(<8 x i8> %tmp1, <16 x i8> %tmp2) {
 140 ; CHECK-LABEL: ins8b16:
 141 ; CHECK:       @ %bb.0:
 142 ; CHECK-NEXT:    vmov.u8 r0, d0[2]
 143 ; CHECK-NEXT:    vmov.8 d3[7], r0
 144 ; CHECK-NEXT:    vorr q0, q1, q1
 145 ; CHECK-NEXT:    bx lr
 146   %tmp3 = extractelement <8 x i8> %tmp1, i32 2
 147   %tmp4 = insertelement <16 x i8> %tmp2, i8 %tmp3, i32 15
 148   ret <16 x i8> %tmp4
 149 }
 150
 151 define <8 x i16> @ins4h8(<4 x i16> %tmp1, <8 x i16> %tmp2) {
 152 ; CHECK-LABEL: ins4h8:
 153 ; CHECK:       @ %bb.0:
 154 ; CHECK-NEXT:    vmov.u16 r0, d0[2]
 155 ; CHECK-NEXT:    vmov.16 d3[3], r0
 156 ; CHECK-NEXT:    vorr q0, q1, q1
 157 ; CHECK-NEXT:    bx lr
 158   %tmp3 = extractelement <4 x i16> %tmp1, i32 2
 159   %tmp4 = insertelement <8 x i16> %tmp2, i16 %tmp3, i32 7
 160   ret <8 x i16> %tmp4
 161 }
 162
 163 define <4 x i32> @ins2s4(<2 x i32> %tmp1, <4 x i32> %tmp2) {
 164 ; CHECK-LABEL: ins2s4:
 165 ; CHECK:       @ %bb.0:
 166 ; CHECK-NEXT:    vmov.32 r0, d0[1]
 167 ; CHECK-NEXT:    vmov.32 d2[1], r0
 168 ; CHECK-NEXT:    vorr q0, q1, q1
 169 ; CHECK-NEXT:    bx lr
 170   %tmp3 = extractelement <2 x i32> %tmp1, i32 1
 171   %tmp4 = insertelement <4 x i32> %tmp2, i32 %tmp3, i32 1
 172   ret <4 x i32> %tmp4
 173 }
 174
 175 define <2 x i64> @ins1d2(<1 x i64> %tmp1, <2 x i64> %tmp2) {
 176 ; CHECK-LABEL: ins1d2:
 177 ; CHECK:       @ %bb.0:
 178 ; CHECK-NEXT:    vmov.32 r0, d0[0]
 179 ; CHECK-NEXT:    vmov.32 r1, d0[1]
 180 ; CHECK-NEXT:    vmov.32 d3[0], r0
 181 ; CHECK-NEXT:    vmov.32 d3[1], r1
 182 ; CHECK-NEXT:    vorr q0, q1, q1
 183 ; CHECK-NEXT:    bx lr
 184   %tmp3 = extractelement <1 x i64> %tmp1, i32 0
 185   %tmp4 = insertelement <2 x i64> %tmp2, i64 %tmp3, i32 1
 186   ret <2 x i64> %tmp4
 187 }
 188
 189 define <4 x float> @ins2f4(<2 x float> %tmp1, <4 x float> %tmp2) {
 190 ; CHECK-LABEL: ins2f4:
 191 ; CHECK:       @ %bb.0:
 192 ; CHECK-NEXT:    vmov.f32 s5, s1
 193 ; CHECK-NEXT:    vorr q0, q1, q1
 194 ; CHECK-NEXT:    bx lr
 195   %tmp3 = extractelement <2 x float> %tmp1, i32 1
 196   %tmp4 = insertelement <4 x float> %tmp2, float %tmp3, i32 1
 197   ret <4 x float> %tmp4
 198 }
 199
 200 define <2 x double> @ins1f2(<1 x double> %tmp1, <2 x double> %tmp2) {
 201 ; CHECK-LABEL: ins1f2:
 202 ; CHECK:       @ %bb.0:
 203 ; CHECK-NEXT:    vorr d3, d0, d0
 204 ; CHECK-NEXT:    vorr q0, q1, q1
 205 ; CHECK-NEXT:    bx lr
 206   %tmp3 = extractelement <1 x double> %tmp1, i32 0
 207   %tmp4 = insertelement <2 x double> %tmp2, double %tmp3, i32 1
 208   ret <2 x double> %tmp4
 209 }
 210
 211 define <2 x double> @ins1f2_args_flipped(<2 x double> %tmp2, <1 x double> %tmp1) {
 212 ; CHECK-LABEL: ins1f2_args_flipped:
 213 ; CHECK:       @ %bb.0:
 214 ; CHECK-NEXT:    vmov.f64 d1, d2
 215 ; CHECK-NEXT:    bx lr
 216   %tmp3 = extractelement <1 x double> %tmp1, i32 0
 217   %tmp4 = insertelement <2 x double> %tmp2, double %tmp3, i32 1
 218   ret <2 x double> %tmp4
 219 }
 220
 221 define <8 x i8> @ins16b8(<16 x i8> %tmp1, <8 x i8> %tmp2) {
 222 ; CHECK-LABEL: ins16b8:
 223 ; CHECK:       @ %bb.0:
 224 ; CHECK-NEXT:    vmov.u8 r0, d0[2]
 225 ; CHECK-NEXT:    vmov.8 d2[7], r0
 226 ; CHECK-NEXT:    vorr d0, d2, d2
 227 ; CHECK-NEXT:    bx lr
 228   %tmp3 = extractelement <16 x i8> %tmp1, i32 2
 229   %tmp4 = insertelement <8 x i8> %tmp2, i8 %tmp3, i32 7
 230   ret <8 x i8> %tmp4
 231 }
 232
 233 define <4 x i16> @ins8h4(<8 x i16> %tmp1, <4 x i16> %tmp2) {
 234 ; CHECK-LABEL: ins8h4:
 235 ; CHECK:       @ %bb.0:
 236 ; CHECK-NEXT:    vmov.u16 r0, d0[2]
 237 ; CHECK-NEXT:    vmov.16 d2[3], r0
 238 ; CHECK-NEXT:    vorr d0, d2, d2
 239 ; CHECK-NEXT:    bx lr
 240   %tmp3 = extractelement <8 x i16> %tmp1, i32 2
 241   %tmp4 = insertelement <4 x i16> %tmp2, i16 %tmp3, i32 3
 242   ret <4 x i16> %tmp4
 243 }
 244
 245 define <2 x i32> @ins4s2(<4 x i32> %tmp1, <2 x i32> %tmp2) {
 246 ; CHECK-LABEL: ins4s2:
 247 ; CHECK:       @ %bb.0:
 248 ; CHECK-NEXT:    vmov.32 r0, d1[0]
 249 ; CHECK-NEXT:    vmov.32 d2[1], r0
 250 ; CHECK-NEXT:    vorr d0, d2, d2
 251 ; CHECK-NEXT:    bx lr
 252   %tmp3 = extractelement <4 x i32> %tmp1, i32 2
 253   %tmp4 = insertelement <2 x i32> %tmp2, i32 %tmp3, i32 1
 254   ret <2 x i32> %tmp4
 255 }
 256
 257 define <1 x i64> @ins2d1(<2 x i64> %tmp1, <1 x i64> %tmp2) {
 258 ; CHECK-LABEL: ins2d1:
 259 ; CHECK:       @ %bb.0:
 260 ; CHECK-NEXT:    vmov r0, r1, d0
 261 ; CHECK-NEXT:    vmov.32 d2[0], r0
 262 ; CHECK-NEXT:    vmov.32 d2[1], r1
 263 ; CHECK-NEXT:    vorr d0, d2, d2
 264 ; CHECK-NEXT:    bx lr
 265   %tmp3 = extractelement <2 x i64> %tmp1, i32 0
 266   %tmp4 = insertelement <1 x i64> %tmp2, i64 %tmp3, i32 0
 267   ret <1 x i64> %tmp4
 268 }
 269
 270 define <2 x float> @ins4f2(<4 x float> %tmp1, <2 x float> %tmp2) {
 271 ; CHECK-LABEL: ins4f2:
 272 ; CHECK:       @ %bb.0:
 273 ; CHECK-NEXT:    vmov.f32 s5, s2
 274 ; CHECK-NEXT:    vmov.f64 d0, d2
 275 ; CHECK-NEXT:    bx lr
 276   %tmp3 = extractelement <4 x float> %tmp1, i32 2
 277   %tmp4 = insertelement <2 x float> %tmp2, float %tmp3, i32 1
 278   ret <2 x float> %tmp4
 279 }
 280
 281 define <1 x double> @ins2f1(<2 x double> %tmp1, <1 x double> %tmp2) {
 282 ; CHECK-LABEL: ins2f1:
 283 ; CHECK:       @ %bb.0:
 284 ; CHECK-NEXT:    vmov.f64 d0, d1
 285 ; CHECK-NEXT:    bx lr
 286   %tmp3 = extractelement <2 x double> %tmp1, i32 1
 287   %tmp4 = insertelement <1 x double> %tmp2, double %tmp3, i32 0
 288   ret <1 x double> %tmp4
 289 }
 290
 291 define <8 x i8> @ins8b8(<8 x i8> %tmp1, <8 x i8> %tmp2) {
 292 ; CHECK-LABEL: ins8b8:
 293 ; CHECK:       @ %bb.0:
 294 ; CHECK-NEXT:    vmov.u8 r0, d0[2]
 295 ; CHECK-NEXT:    vmov.8 d1[4], r0
 296 ; CHECK-NEXT:    vorr d0, d1, d1
 297 ; CHECK-NEXT:    bx lr
 298   %tmp3 = extractelement <8 x i8> %tmp1, i32 2
 299   %tmp4 = insertelement <8 x i8> %tmp2, i8 %tmp3, i32 4
 300   ret <8 x i8> %tmp4
 301 }
 302
 303 define <4 x i16> @ins4h4(<4 x i16> %tmp1, <4 x i16> %tmp2) {
 304 ; CHECK-LABEL: ins4h4:
 305 ; CHECK:       @ %bb.0:
 306 ; CHECK-NEXT:    vmov.u16 r0, d0[2]
 307 ; CHECK-NEXT:    vmov.16 d1[3], r0
 308 ; CHECK-NEXT:    vorr d0, d1, d1
 309 ; CHECK-NEXT:    bx lr
 310   %tmp3 = extractelement <4 x i16> %tmp1, i32 2
 311   %tmp4 = insertelement <4 x i16> %tmp2, i16 %tmp3, i32 3
 312   ret <4 x i16> %tmp4
 313 }
 314
 315 define <2 x i32> @ins2s2(<2 x i32> %tmp1, <2 x i32> %tmp2) {
 316 ; CHECK-LABEL: ins2s2:
 317 ; CHECK:       @ %bb.0:
 318 ; CHECK-NEXT:    vmov.32 r0, d0[0]
 319 ; CHECK-NEXT:    vmov.32 d1[1], r0
 320 ; CHECK-NEXT:    vorr d0, d1, d1
 321 ; CHECK-NEXT:    bx lr
 322   %tmp3 = extractelement <2 x i32> %tmp1, i32 0
 323   %tmp4 = insertelement <2 x i32> %tmp2, i32 %tmp3, i32 1
 324   ret <2 x i32> %tmp4
 325 }
 326
 327 define <1 x i64> @ins1d1(<1 x i64> %tmp1, <1 x i64> %tmp2) {
 328 ; CHECK-LABEL: ins1d1:
 329 ; CHECK:       @ %bb.0:
 330 ; CHECK-NEXT:    vmov.32 r0, d0[0]
 331 ; CHECK-NEXT:    vmov.32 r1, d0[1]
 332 ; CHECK-NEXT:    vmov.32 d1[0], r0
 333 ; CHECK-NEXT:    vmov.32 d1[1], r1
 334 ; CHECK-NEXT:    vorr d0, d1, d1
 335 ; CHECK-NEXT:    bx lr
 336   %tmp3 = extractelement <1 x i64> %tmp1, i32 0
 337   %tmp4 = insertelement <1 x i64> %tmp2, i64 %tmp3, i32 0
 338   ret <1 x i64> %tmp4
 339 }
 340
 341 define <2 x float> @ins2f2(<2 x float> %tmp1, <2 x float> %tmp2) {
 342 ; CHECK-LABEL: ins2f2:
 343 ; CHECK:       @ %bb.0:
 344 ; CHECK-NEXT:    vmov.f32 s3, s0
 345 ; CHECK-NEXT:    vmov.f64 d0, d1
 346 ; CHECK-NEXT:    bx lr
 347   %tmp3 = extractelement <2 x float> %tmp1, i32 0
 348   %tmp4 = insertelement <2 x float> %tmp2, float %tmp3, i32 1
 349   ret <2 x float> %tmp4
 350 }
 351
 352 define <1 x double> @ins1df1(<1 x double> %tmp1, <1 x double> %tmp2) {
 353 ; CHECK-LABEL: ins1df1:
 354 ; CHECK:       @ %bb.0:
 355 ; CHECK-NEXT:    bx lr
 356   %tmp3 = extractelement <1 x double> %tmp1, i32 0
 357   %tmp4 = insertelement <1 x double> %tmp2, double %tmp3, i32 0
 358   ret <1 x double> %tmp4
 359 }
 360
 361 define i32 @umovw16b(<16 x i8> %tmp1) {
 362 ; CHECK-LABEL: umovw16b:
 363 ; CHECK:       @ %bb.0:
 364 ; CHECK-NEXT:    vmov.u8 r0, d1[0]
 365 ; CHECK-NEXT:    bx lr
 366   %tmp3 = extractelement <16 x i8> %tmp1, i32 8
 367   %tmp4 = zext i8 %tmp3 to i32
 368   ret i32 %tmp4
 369 }
 370
 371 define i32 @umovw8h(<8 x i16> %tmp1) {
 372 ; CHECK-LABEL: umovw8h:
 373 ; CHECK:       @ %bb.0:
 374 ; CHECK-NEXT:    vmov.u16 r0, d0[2]
 375 ; CHECK-NEXT:    bx lr
 376   %tmp3 = extractelement <8 x i16> %tmp1, i32 2
 377   %tmp4 = zext i16 %tmp3 to i32
 378   ret i32 %tmp4
 379 }
 380
 381 define i32 @umovw4s(<4 x i32> %tmp1) {
 382 ; CHECK-LABEL: umovw4s:
 383 ; CHECK:       @ %bb.0:
 384 ; CHECK-NEXT:    vmov.32 r0, d1[0]
 385 ; CHECK-NEXT:    bx lr
 386   %tmp3 = extractelement <4 x i32> %tmp1, i32 2
 387   ret i32 %tmp3
 388 }
 389
 390 define i64 @umovx2d(<2 x i64> %tmp1) {
 391 ; CHECK-LABEL: umovx2d:
 392 ; CHECK:       @ %bb.0:
 393 ; CHECK-NEXT:    vmov r0, r1, d1
 394 ; CHECK-NEXT:    bx lr
 395   %tmp3 = extractelement <2 x i64> %tmp1, i32 1
 396   ret i64 %tmp3
 397 }
 398
 399 define i32 @umovw8b(<8 x i8> %tmp1) {
 400 ; CHECK-LABEL: umovw8b:
 401 ; CHECK:       @ %bb.0:
 402 ; CHECK-NEXT:    vmov.u8 r0, d0[7]
 403 ; CHECK-NEXT:    bx lr
 404   %tmp3 = extractelement <8 x i8> %tmp1, i32 7
 405   %tmp4 = zext i8 %tmp3 to i32
 406   ret i32 %tmp4
 407 }
 408
 409 define i32 @umovw4h(<4 x i16> %tmp1) {
 410 ; CHECK-LABEL: umovw4h:
 411 ; CHECK:       @ %bb.0:
 412 ; CHECK-NEXT:    vmov.u16 r0, d0[2]
 413 ; CHECK-NEXT:    bx lr
 414   %tmp3 = extractelement <4 x i16> %tmp1, i32 2
 415   %tmp4 = zext i16 %tmp3 to i32
 416   ret i32 %tmp4
 417 }
 418
 419 define i32 @umovw2s(<2 x i32> %tmp1) {
 420 ; CHECK-LABEL: umovw2s:
 421 ; CHECK:       @ %bb.0:
 422 ; CHECK-NEXT:    vmov.32 r0, d0[1]
 423 ; CHECK-NEXT:    bx lr
 424   %tmp3 = extractelement <2 x i32> %tmp1, i32 1
 425   ret i32 %tmp3
 426 }
 427
 428 define i64 @umovx1d(<1 x i64> %tmp1) {
 429 ; CHECK-LABEL: umovx1d:
 430 ; CHECK:       @ %bb.0:
 431 ; CHECK-NEXT:    vmov.32 r0, d0[0]
 432 ; CHECK-NEXT:    vmov.32 r1, d0[1]
 433 ; CHECK-NEXT:    bx lr
 434   %tmp3 = extractelement <1 x i64> %tmp1, i32 0
 435   ret i64 %tmp3
 436 }
 437
 438 define i32 @smovw16b(<16 x i8> %tmp1) {
 439 ; CHECK-LABEL: smovw16b:
 440 ; CHECK:       @ %bb.0:
 441 ; CHECK-NEXT:    vmov.s8 r0, d1[0]
 442 ; CHECK-NEXT:    add r0, r0, r0
 443 ; CHECK-NEXT:    bx lr
 444   %tmp3 = extractelement <16 x i8> %tmp1, i32 8
 445   %tmp4 = sext i8 %tmp3 to i32
 446   %tmp5 = add i32 %tmp4, %tmp4
 447   ret i32 %tmp5
 448 }
 449
 450 define i32 @smovw8h(<8 x i16> %tmp1) {
 451 ; CHECK-LABEL: smovw8h:
 452 ; CHECK:       @ %bb.0:
 453 ; CHECK-NEXT:    vmov.s16 r0, d0[2]
 454 ; CHECK-NEXT:    add r0, r0, r0
 455 ; CHECK-NEXT:    bx lr
 456   %tmp3 = extractelement <8 x i16> %tmp1, i32 2
 457   %tmp4 = sext i16 %tmp3 to i32
 458   %tmp5 = add i32 %tmp4, %tmp4
 459   ret i32 %tmp5
 460 }
 461
 462 define i64 @smovx16b(<16 x i8> %tmp1) {
 463 ; CHECK-LABEL: smovx16b:
 464 ; CHECK:       @ %bb.0:
 465 ; CHECK-NEXT:    vmov.s8 r0, d1[0]
 466 ; CHECK-NEXT:    asr r1, r0, #31
 467 ; CHECK-NEXT:    bx lr
 468   %tmp3 = extractelement <16 x i8> %tmp1, i32 8
 469   %tmp4 = sext i8 %tmp3 to i64
 470   ret i64 %tmp4
 471 }
 472
 473 define i64 @smovx8h(<8 x i16> %tmp1) {
 474 ; CHECK-LABEL: smovx8h:
 475 ; CHECK:       @ %bb.0:
 476 ; CHECK-NEXT:    vmov.s16 r0, d0[2]
 477 ; CHECK-NEXT:    asr r1, r0, #31
 478 ; CHECK-NEXT:    bx lr
 479   %tmp3 = extractelement <8 x i16> %tmp1, i32 2
 480   %tmp4 = sext i16 %tmp3 to i64
 481   ret i64 %tmp4
 482 }
 483
 484 define i64 @smovx4s(<4 x i32> %tmp1) {
 485 ; CHECK-LABEL: smovx4s:
 486 ; CHECK:       @ %bb.0:
 487 ; CHECK-NEXT:    vmov.32 r0, d1[0]
 488 ; CHECK-NEXT:    asr r1, r0, #31
 489 ; CHECK-NEXT:    bx lr
 490   %tmp3 = extractelement <4 x i32> %tmp1, i32 2
 491   %tmp4 = sext i32 %tmp3 to i64
 492   ret i64 %tmp4
 493 }
 494
 495 define i32 @smovw8b(<8 x i8> %tmp1) {
 496 ; CHECK-LABEL: smovw8b:
 497 ; CHECK:       @ %bb.0:
 498 ; CHECK-NEXT:    vmov.s8 r0, d0[4]
 499 ; CHECK-NEXT:    add r0, r0, r0
 500 ; CHECK-NEXT:    bx lr
 501   %tmp3 = extractelement <8 x i8> %tmp1, i32 4
 502   %tmp4 = sext i8 %tmp3 to i32
 503   %tmp5 = add i32 %tmp4, %tmp4
 504   ret i32 %tmp5
 505 }
 506
 507 define i32 @smovw4h(<4 x i16> %tmp1) {
 508 ; CHECK-LABEL: smovw4h:
 509 ; CHECK:       @ %bb.0:
 510 ; CHECK-NEXT:    vmov.s16 r0, d0[2]
 511 ; CHECK-NEXT:    add r0, r0, r0
 512 ; CHECK-NEXT:    bx lr
 513   %tmp3 = extractelement <4 x i16> %tmp1, i32 2
 514   %tmp4 = sext i16 %tmp3 to i32
 515   %tmp5 = add i32 %tmp4, %tmp4
 516   ret i32 %tmp5
 517 }
 518
 519 define i32 @smovx8b(<8 x i8> %tmp1) {
 520 ; CHECK-LABEL: smovx8b:
 521 ; CHECK:       @ %bb.0:
 522 ; CHECK-NEXT:    vmov.s8 r0, d0[6]
 523 ; CHECK-NEXT:    bx lr
 524   %tmp3 = extractelement <8 x i8> %tmp1, i32 6
 525   %tmp4 = sext i8 %tmp3 to i32
 526   ret i32 %tmp4
 527 }
 528
 529 define i32 @smovx4h(<4 x i16> %tmp1) {
 530 ; CHECK-LABEL: smovx4h:
 531 ; CHECK:       @ %bb.0:
 532 ; CHECK-NEXT:    vmov.s16 r0, d0[2]
 533 ; CHECK-NEXT:    bx lr
 534   %tmp3 = extractelement <4 x i16> %tmp1, i32 2
 535   %tmp4 = sext i16 %tmp3 to i32
 536   ret i32 %tmp4
 537 }
 538
 539 define i64 @smovx2s(<2 x i32> %tmp1) {
 540 ; CHECK-LABEL: smovx2s:
 541 ; CHECK:       @ %bb.0:
 542 ; CHECK-NEXT:    vmov.32 r0, d0[1]
 543 ; CHECK-NEXT:    asr r1, r0, #31
 544 ; CHECK-NEXT:    bx lr
 545   %tmp3 = extractelement <2 x i32> %tmp1, i32 1
 546   %tmp4 = sext i32 %tmp3 to i64
 547   ret i64 %tmp4
 548 }
 549
 550 define <8 x i8> @test_vcopy_lane_s8(<8 x i8> %v1, <8 x i8> %v2) {
 551 ; CHECK-LABEL: test_vcopy_lane_s8:
 552 ; CHECK:       @ %bb.0:
 553 ; CHECK-NEXT:    @ kill: def $d1 killed $d1 killed $q0 def $q0
 554 ; CHECK-NEXT:    vldr d16, .LCPI50_0
 555 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0 def $q0
 556 ; CHECK-NEXT:    vtbl.8 d0, {d0, d1}, d16
 557 ; CHECK-NEXT:    bx lr
 558 ; CHECK-NEXT:    .p2align 3
 559 ; CHECK-NEXT:  @ %bb.1:
 560 ; CHECK-NEXT:  .LCPI50_0:
 561 ; CHECK-NEXT:    .byte 0 @ 0x0
 562 ; CHECK-NEXT:    .byte 1 @ 0x1
 563 ; CHECK-NEXT:    .byte 2 @ 0x2
 564 ; CHECK-NEXT:    .byte 3 @ 0x3
 565 ; CHECK-NEXT:    .byte 4 @ 0x4
 566 ; CHECK-NEXT:    .byte 11 @ 0xb
 567 ; CHECK-NEXT:    .byte 6 @ 0x6
 568 ; CHECK-NEXT:    .byte 7 @ 0x7
 569   %vset_lane = shufflevector <8 x i8> %v1, <8 x i8> %v2, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 11, i32 6, i32 7>
 570   ret <8 x i8> %vset_lane
 571 }
 572
 573 define <16 x i8> @test_vcopyq_laneq_s8(<16 x i8> %v1, <16 x i8> %v2) {
 574 ; CHECK-LABEL: test_vcopyq_laneq_s8:
 575 ; CHECK:       @ %bb.0:
 576 ; CHECK-NEXT:    @ kill: def $q1 killed $q1 killed $q0_q1 def $q0_q1
 577 ; CHECK-NEXT:    vldr d16, .LCPI51_0
 578 ; CHECK-NEXT:    @ kill: def $q0 killed $q0 killed $q0_q1 def $q0_q1
 579 ; CHECK-NEXT:    vtbl.8 d1, {d1, d2}, d16
 580 ; CHECK-NEXT:    @ kill: def $q0 killed $q0 killed $q0_q1
 581 ; CHECK-NEXT:    bx lr
 582 ; CHECK-NEXT:    .p2align 3
 583 ; CHECK-NEXT:  @ %bb.1:
 584 ; CHECK-NEXT:  .LCPI51_0:
 585 ; CHECK-NEXT:    .byte 0 @ 0x0
 586 ; CHECK-NEXT:    .byte 1 @ 0x1
 587 ; CHECK-NEXT:    .byte 2 @ 0x2
 588 ; CHECK-NEXT:    .byte 3 @ 0x3
 589 ; CHECK-NEXT:    .byte 4 @ 0x4
 590 ; CHECK-NEXT:    .byte 5 @ 0x5
 591 ; CHECK-NEXT:    .byte 14 @ 0xe
 592 ; CHECK-NEXT:    .byte 7 @ 0x7
 593   %vset_lane = shufflevector <16 x i8> %v1, <16 x i8> %v2, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 22, i32 15>
 594   ret <16 x i8> %vset_lane
 595 }
 596
 597 define <8 x i8> @test_vcopy_lane_swap_s8(<8 x i8> %v1, <8 x i8> %v2) {
 598 ; CHECK-LABEL: test_vcopy_lane_swap_s8:
 599 ; CHECK:       @ %bb.0:
 600 ; CHECK-NEXT:    @ kill: def $d1 killed $d1 killed $q0 def $q0
 601 ; CHECK-NEXT:    vldr d16, .LCPI52_0
 602 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0 def $q0
 603 ; CHECK-NEXT:    vtbl.8 d0, {d0, d1}, d16
 604 ; CHECK-NEXT:    bx lr
 605 ; CHECK-NEXT:    .p2align 3
 606 ; CHECK-NEXT:  @ %bb.1:
 607 ; CHECK-NEXT:  .LCPI52_0:
 608 ; CHECK-NEXT:    .byte 8 @ 0x8
 609 ; CHECK-NEXT:    .byte 9 @ 0x9
 610 ; CHECK-NEXT:    .byte 10 @ 0xa
 611 ; CHECK-NEXT:    .byte 11 @ 0xb
 612 ; CHECK-NEXT:    .byte 12 @ 0xc
 613 ; CHECK-NEXT:    .byte 13 @ 0xd
 614 ; CHECK-NEXT:    .byte 14 @ 0xe
 615 ; CHECK-NEXT:    .byte 0 @ 0x0
 616   %vset_lane = shufflevector <8 x i8> %v1, <8 x i8> %v2, <8 x i32> <i32 8, i32 9, i32 10, i32 11, i32 12, i32 13, i32 14, i32 0>
 617   ret <8 x i8> %vset_lane
 618 }
 619
 620 define <16 x i8> @test_vcopyq_laneq_swap_s8(<16 x i8> %v1, <16 x i8> %v2) {
 621 ; CHECK-LABEL: test_vcopyq_laneq_swap_s8:
 622 ; CHECK:       @ %bb.0:
 623 ; CHECK-NEXT:    vorr q9, q1, q1
 624 ; CHECK-NEXT:    vldr d20, .LCPI53_0
 625 ; CHECK-NEXT:    vorr q8, q0, q0
 626 ; CHECK-NEXT:    vtbl.8 d18, {d17, d18}, d20
 627 ; CHECK-NEXT:    vorr q0, q9, q9
 628 ; CHECK-NEXT:    bx lr
 629 ; CHECK-NEXT:    .p2align 3
 630 ; CHECK-NEXT:  @ %bb.1:
 631 ; CHECK-NEXT:  .LCPI53_0:
 632 ; CHECK-NEXT:    .byte 7 @ 0x7
 633 ; CHECK-NEXT:    .byte 9 @ 0x9
 634 ; CHECK-NEXT:    .byte 10 @ 0xa
 635 ; CHECK-NEXT:    .byte 11 @ 0xb
 636 ; CHECK-NEXT:    .byte 12 @ 0xc
 637 ; CHECK-NEXT:    .byte 13 @ 0xd
 638 ; CHECK-NEXT:    .byte 14 @ 0xe
 639 ; CHECK-NEXT:    .byte 15 @ 0xf
 640   %vset_lane = shufflevector <16 x i8> %v1, <16 x i8> %v2, <16 x i32> <i32 15, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23, i32 24, i32 25, i32 26, i32 27, i32 28, i32 29, i32 30, i32 31>
 641   ret <16 x i8> %vset_lane
 642 }
 643
 644 define <8 x i8> @test_vdup_n_u8(i8 %v1) #0 {
 645 ; CHECK-LABEL: test_vdup_n_u8:
 646 ; CHECK:       @ %bb.0:
 647 ; CHECK-NEXT:    vdup.8 d0, r0
 648 ; CHECK-NEXT:    bx lr
 649   %vecinit.i = insertelement <8 x i8> undef, i8 %v1, i32 0
 650   %vecinit1.i = insertelement <8 x i8> %vecinit.i, i8 %v1, i32 1
 651   %vecinit2.i = insertelement <8 x i8> %vecinit1.i, i8 %v1, i32 2
 652   %vecinit3.i = insertelement <8 x i8> %vecinit2.i, i8 %v1, i32 3
 653   %vecinit4.i = insertelement <8 x i8> %vecinit3.i, i8 %v1, i32 4
 654   %vecinit5.i = insertelement <8 x i8> %vecinit4.i, i8 %v1, i32 5
 655   %vecinit6.i = insertelement <8 x i8> %vecinit5.i, i8 %v1, i32 6
 656   %vecinit7.i = insertelement <8 x i8> %vecinit6.i, i8 %v1, i32 7
 657   ret <8 x i8> %vecinit7.i
 658 }
 659
 660 define <4 x i16> @test_vdup_n_u16(i16 %v1) #0 {
 661 ; CHECK-LABEL: test_vdup_n_u16:
 662 ; CHECK:       @ %bb.0:
 663 ; CHECK-NEXT:    vdup.16 d0, r0
 664 ; CHECK-NEXT:    bx lr
 665   %vecinit.i = insertelement <4 x i16> undef, i16 %v1, i32 0
 666   %vecinit1.i = insertelement <4 x i16> %vecinit.i, i16 %v1, i32 1
 667   %vecinit2.i = insertelement <4 x i16> %vecinit1.i, i16 %v1, i32 2
 668   %vecinit3.i = insertelement <4 x i16> %vecinit2.i, i16 %v1, i32 3
 669   ret <4 x i16> %vecinit3.i
 670 }
 671
 672 define <2 x i32> @test_vdup_n_u32(i32 %v1) #0 {
 673 ; CHECK-LABEL: test_vdup_n_u32:
 674 ; CHECK:       @ %bb.0:
 675 ; CHECK-NEXT:    vdup.32 d0, r0
 676 ; CHECK-NEXT:    bx lr
 677   %vecinit.i = insertelement <2 x i32> undef, i32 %v1, i32 0
 678   %vecinit1.i = insertelement <2 x i32> %vecinit.i, i32 %v1, i32 1
 679   ret <2 x i32> %vecinit1.i
 680 }
 681
 682 define <1 x i64> @test_vdup_n_u64(i64 %v1) #0 {
 683 ; CHECK-LABEL: test_vdup_n_u64:
 684 ; CHECK:       @ %bb.0:
 685 ; CHECK-NEXT:    vmov.32 d0[0], r0
 686 ; CHECK-NEXT:    vmov.32 d0[1], r1
 687 ; CHECK-NEXT:    bx lr
 688   %vecinit.i = insertelement <1 x i64> undef, i64 %v1, i32 0
 689   ret <1 x i64> %vecinit.i
 690 }
 691
 692 define <16 x i8> @test_vdupq_n_u8(i8 %v1) #0 {
 693 ; CHECK-LABEL: test_vdupq_n_u8:
 694 ; CHECK:       @ %bb.0:
 695 ; CHECK-NEXT:    vdup.8 q0, r0
 696 ; CHECK-NEXT:    bx lr
 697   %vecinit.i = insertelement <16 x i8> undef, i8 %v1, i32 0
 698   %vecinit1.i = insertelement <16 x i8> %vecinit.i, i8 %v1, i32 1
 699   %vecinit2.i = insertelement <16 x i8> %vecinit1.i, i8 %v1, i32 2
 700   %vecinit3.i = insertelement <16 x i8> %vecinit2.i, i8 %v1, i32 3
 701   %vecinit4.i = insertelement <16 x i8> %vecinit3.i, i8 %v1, i32 4
 702   %vecinit5.i = insertelement <16 x i8> %vecinit4.i, i8 %v1, i32 5
 703   %vecinit6.i = insertelement <16 x i8> %vecinit5.i, i8 %v1, i32 6
 704   %vecinit7.i = insertelement <16 x i8> %vecinit6.i, i8 %v1, i32 7
 705   %vecinit8.i = insertelement <16 x i8> %vecinit7.i, i8 %v1, i32 8
 706   %vecinit9.i = insertelement <16 x i8> %vecinit8.i, i8 %v1, i32 9
 707   %vecinit10.i = insertelement <16 x i8> %vecinit9.i, i8 %v1, i32 10
 708   %vecinit11.i = insertelement <16 x i8> %vecinit10.i, i8 %v1, i32 11
 709   %vecinit12.i = insertelement <16 x i8> %vecinit11.i, i8 %v1, i32 12
 710   %vecinit13.i = insertelement <16 x i8> %vecinit12.i, i8 %v1, i32 13
 711   %vecinit14.i = insertelement <16 x i8> %vecinit13.i, i8 %v1, i32 14
 712   %vecinit15.i = insertelement <16 x i8> %vecinit14.i, i8 %v1, i32 15
 713   ret <16 x i8> %vecinit15.i
 714 }
 715
 716 define <8 x i16> @test_vdupq_n_u16(i16 %v1) #0 {
 717 ; CHECK-LABEL: test_vdupq_n_u16:
 718 ; CHECK:       @ %bb.0:
 719 ; CHECK-NEXT:    vdup.16 q0, r0
 720 ; CHECK-NEXT:    bx lr
 721   %vecinit.i = insertelement <8 x i16> undef, i16 %v1, i32 0
 722   %vecinit1.i = insertelement <8 x i16> %vecinit.i, i16 %v1, i32 1
 723   %vecinit2.i = insertelement <8 x i16> %vecinit1.i, i16 %v1, i32 2
 724   %vecinit3.i = insertelement <8 x i16> %vecinit2.i, i16 %v1, i32 3
 725   %vecinit4.i = insertelement <8 x i16> %vecinit3.i, i16 %v1, i32 4
 726   %vecinit5.i = insertelement <8 x i16> %vecinit4.i, i16 %v1, i32 5
 727   %vecinit6.i = insertelement <8 x i16> %vecinit5.i, i16 %v1, i32 6
 728   %vecinit7.i = insertelement <8 x i16> %vecinit6.i, i16 %v1, i32 7
 729   ret <8 x i16> %vecinit7.i
 730 }
 731
 732 define <4 x i32> @test_vdupq_n_u32(i32 %v1) #0 {
 733 ; CHECK-LABEL: test_vdupq_n_u32:
 734 ; CHECK:       @ %bb.0:
 735 ; CHECK-NEXT:    vdup.32 q0, r0
 736 ; CHECK-NEXT:    bx lr
 737   %vecinit.i = insertelement <4 x i32> undef, i32 %v1, i32 0
 738   %vecinit1.i = insertelement <4 x i32> %vecinit.i, i32 %v1, i32 1
 739   %vecinit2.i = insertelement <4 x i32> %vecinit1.i, i32 %v1, i32 2
 740   %vecinit3.i = insertelement <4 x i32> %vecinit2.i, i32 %v1, i32 3
 741   ret <4 x i32> %vecinit3.i
 742 }
 743
 744 define <2 x i64> @test_vdupq_n_u64(i64 %v1) #0 {
 745 ; CHECK-LABEL: test_vdupq_n_u64:
 746 ; CHECK:       @ %bb.0:
 747 ; CHECK-NEXT:    vmov.32 d0[0], r0
 748 ; CHECK-NEXT:    vmov.32 d0[1], r1
 749 ; CHECK-NEXT:    vorr d1, d0, d0
 750 ; CHECK-NEXT:    bx lr
 751   %vecinit.i = insertelement <2 x i64> undef, i64 %v1, i32 0
 752   %vecinit1.i = insertelement <2 x i64> %vecinit.i, i64 %v1, i32 1
 753   ret <2 x i64> %vecinit1.i
 754 }
 755
 756 define <8 x i8> @test_vdup_lane_s8(<8 x i8> %v1) #0 {
 757 ; CHECK-LABEL: test_vdup_lane_s8:
 758 ; CHECK:       @ %bb.0:
 759 ; CHECK-NEXT:    vdup.8 d0, d0[5]
 760 ; CHECK-NEXT:    bx lr
 761   %shuffle = shufflevector <8 x i8> %v1, <8 x i8> undef, <8 x i32> <i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5>
 762   ret <8 x i8> %shuffle
 763 }
 764
 765 define <4 x i16> @test_vdup_lane_s16(<4 x i16> %v1) #0 {
 766 ; CHECK-LABEL: test_vdup_lane_s16:
 767 ; CHECK:       @ %bb.0:
 768 ; CHECK-NEXT:    vdup.16 d0, d0[2]
 769 ; CHECK-NEXT:    bx lr
 770   %shuffle = shufflevector <4 x i16> %v1, <4 x i16> undef, <4 x i32> <i32 2, i32 2, i32 2, i32 2>
 771   ret <4 x i16> %shuffle
 772 }
 773
 774 define <2 x i32> @test_vdup_lane_s32(<2 x i32> %v1) #0 {
 775 ; CHECK-LABEL: test_vdup_lane_s32:
 776 ; CHECK:       @ %bb.0:
 777 ; CHECK-NEXT:    vdup.32 d0, d0[1]
 778 ; CHECK-NEXT:    bx lr
 779   %shuffle = shufflevector <2 x i32> %v1, <2 x i32> undef, <2 x i32> <i32 1, i32 1>
 780   ret <2 x i32> %shuffle
 781 }
 782
 783 define <16 x i8> @test_vdupq_lane_s8(<8 x i8> %v1) #0 {
 784 ; CHECK-LABEL: test_vdupq_lane_s8:
 785 ; CHECK:       @ %bb.0:
 786 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
 787 ; CHECK-NEXT:    vdup.8 q0, d0[5]
 788 ; CHECK-NEXT:    bx lr
 789   %shuffle = shufflevector <8 x i8> %v1, <8 x i8> undef, <16 x i32> <i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5>
 790   ret <16 x i8> %shuffle
 791 }
 792
 793 define <8 x i16> @test_vdupq_lane_s16(<4 x i16> %v1) #0 {
 794 ; CHECK-LABEL: test_vdupq_lane_s16:
 795 ; CHECK:       @ %bb.0:
 796 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
 797 ; CHECK-NEXT:    vdup.16 q0, d0[2]
 798 ; CHECK-NEXT:    bx lr
 799   %shuffle = shufflevector <4 x i16> %v1, <4 x i16> undef, <8 x i32> <i32 2, i32 2, i32 2, i32 2, i32 2, i32 2, i32 2, i32 2>
 800   ret <8 x i16> %shuffle
 801 }
 802
 803 define <4 x i32> @test_vdupq_lane_s32(<2 x i32> %v1) #0 {
 804 ; CHECK-LABEL: test_vdupq_lane_s32:
 805 ; CHECK:       @ %bb.0:
 806 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
 807 ; CHECK-NEXT:    vdup.32 q0, d0[1]
 808 ; CHECK-NEXT:    bx lr
 809   %shuffle = shufflevector <2 x i32> %v1, <2 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 1>
 810   ret <4 x i32> %shuffle
 811 }
 812
 813 define <2 x i64> @test_vdupq_lane_s64(<1 x i64> %v1) #0 {
 814 ; CHECK-LABEL: test_vdupq_lane_s64:
 815 ; CHECK:       @ %bb.0:
 816 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
 817 ; CHECK-NEXT:    vmov.f64 d1, d0
 818 ; CHECK-NEXT:    bx lr
 819   %shuffle = shufflevector <1 x i64> %v1, <1 x i64> undef, <2 x i32> zeroinitializer
 820   ret <2 x i64> %shuffle
 821 }
 822
 823 define <8 x i8> @test_vdup_laneq_s8(<16 x i8> %v1) #0 {
 824 ; CHECK-LABEL: test_vdup_laneq_s8:
 825 ; CHECK:       @ %bb.0:
 826 ; CHECK-NEXT:    vdup.8 d0, d0[5]
 827 ; CHECK-NEXT:    bx lr
 828   %shuffle = shufflevector <16 x i8> %v1, <16 x i8> undef, <8 x i32> <i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5>
 829   ret <8 x i8> %shuffle
 830 }
 831
 832 define <4 x i16> @test_vdup_laneq_s16(<8 x i16> %v1) #0 {
 833 ; CHECK-LABEL: test_vdup_laneq_s16:
 834 ; CHECK:       @ %bb.0:
 835 ; CHECK-NEXT:    vdup.16 d0, d0[2]
 836 ; CHECK-NEXT:    bx lr
 837   %shuffle = shufflevector <8 x i16> %v1, <8 x i16> undef, <4 x i32> <i32 2, i32 2, i32 2, i32 2>
 838   ret <4 x i16> %shuffle
 839 }
 840
 841 define <2 x i32> @test_vdup_laneq_s32(<4 x i32> %v1) #0 {
 842 ; CHECK-LABEL: test_vdup_laneq_s32:
 843 ; CHECK:       @ %bb.0:
 844 ; CHECK-NEXT:    vdup.32 d0, d0[1]
 845 ; CHECK-NEXT:    bx lr
 846   %shuffle = shufflevector <4 x i32> %v1, <4 x i32> undef, <2 x i32> <i32 1, i32 1>
 847   ret <2 x i32> %shuffle
 848 }
 849
 850 define <16 x i8> @test_vdupq_laneq_s8(<16 x i8> %v1) #0 {
 851 ; CHECK-LABEL: test_vdupq_laneq_s8:
 852 ; CHECK:       @ %bb.0:
 853 ; CHECK-NEXT:    vdup.8 q0, d0[5]
 854 ; CHECK-NEXT:    bx lr
 855   %shuffle = shufflevector <16 x i8> %v1, <16 x i8> undef, <16 x i32> <i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5, i32 5>
 856   ret <16 x i8> %shuffle
 857 }
 858
 859 define <8 x i16> @test_vdupq_laneq_s16(<8 x i16> %v1) #0 {
 860 ; CHECK-LABEL: test_vdupq_laneq_s16:
 861 ; CHECK:       @ %bb.0:
 862 ; CHECK-NEXT:    vdup.16 q0, d0[2]
 863 ; CHECK-NEXT:    bx lr
 864   %shuffle = shufflevector <8 x i16> %v1, <8 x i16> undef, <8 x i32> <i32 2, i32 2, i32 2, i32 2, i32 2, i32 2, i32 2, i32 2>
 865   ret <8 x i16> %shuffle
 866 }
 867
 868 define <4 x i32> @test_vdupq_laneq_s32(<4 x i32> %v1) #0 {
 869 ; CHECK-LABEL: test_vdupq_laneq_s32:
 870 ; CHECK:       @ %bb.0:
 871 ; CHECK-NEXT:    vdup.32 q0, d0[1]
 872 ; CHECK-NEXT:    bx lr
 873   %shuffle = shufflevector <4 x i32> %v1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 1>
 874   ret <4 x i32> %shuffle
 875 }
 876
 877 define <2 x i64> @test_vdupq_laneq_s64(<2 x i64> %v1) #0 {
 878 ; CHECK-LABEL: test_vdupq_laneq_s64:
 879 ; CHECK:       @ %bb.0:
 880 ; CHECK-NEXT:    vmov.f64 d1, d0
 881 ; CHECK-NEXT:    bx lr
 882   %shuffle = shufflevector <2 x i64> %v1, <2 x i64> undef, <2 x i32> zeroinitializer
 883   ret <2 x i64> %shuffle
 884 }
 885
 886 define i64 @test_bitcastv8i8toi64(<8 x i8> %in) {
 887 ; CHECK-LABEL: test_bitcastv8i8toi64:
 888 ; CHECK:       @ %bb.0:
 889 ; CHECK-NEXT:    vmov r0, r1, d0
 890 ; CHECK-NEXT:    bx lr
 891    %res = bitcast <8 x i8> %in to i64
 892    ret i64 %res
 893 }
 894
 895 define i64 @test_bitcastv4i16toi64(<4 x i16> %in) {
 896 ; CHECK-LABEL: test_bitcastv4i16toi64:
 897 ; CHECK:       @ %bb.0:
 898 ; CHECK-NEXT:    vmov r0, r1, d0
 899 ; CHECK-NEXT:    bx lr
 900    %res = bitcast <4 x i16> %in to i64
 901    ret i64 %res
 902 }
 903
 904 define i64 @test_bitcastv2i32toi64(<2 x i32> %in) {
 905 ; CHECK-LABEL: test_bitcastv2i32toi64:
 906 ; CHECK:       @ %bb.0:
 907 ; CHECK-NEXT:    vmov r0, r1, d0
 908 ; CHECK-NEXT:    bx lr
 909    %res = bitcast <2 x i32> %in to i64
 910    ret i64 %res
 911 }
 912
 913 define i64 @test_bitcastv2f32toi64(<2 x float> %in) {
 914 ; CHECK-LABEL: test_bitcastv2f32toi64:
 915 ; CHECK:       @ %bb.0:
 916 ; CHECK-NEXT:    vmov r0, r1, d0
 917 ; CHECK-NEXT:    bx lr
 918    %res = bitcast <2 x float> %in to i64
 919    ret i64 %res
 920 }
 921
 922 define i64 @test_bitcastv1i64toi64(<1 x i64> %in) {
 923 ; CHECK-LABEL: test_bitcastv1i64toi64:
 924 ; CHECK:       @ %bb.0:
 925 ; CHECK-NEXT:    vmov r0, r1, d0
 926 ; CHECK-NEXT:    bx lr
 927    %res = bitcast <1 x i64> %in to i64
 928    ret i64 %res
 929 }
 930
 931 define i64 @test_bitcastv1f64toi64(<1 x double> %in) {
 932 ; CHECK-LABEL: test_bitcastv1f64toi64:
 933 ; CHECK:       @ %bb.0:
 934 ; CHECK-NEXT:    vmov r0, r1, d0
 935 ; CHECK-NEXT:    bx lr
 936    %res = bitcast <1 x double> %in to i64
 937    ret i64 %res
 938 }
 939
 940 define <8 x i8> @test_bitcasti64tov8i8(i64 %in) {
 941 ; CHECK-LABEL: test_bitcasti64tov8i8:
 942 ; CHECK:       @ %bb.0:
 943 ; CHECK-NEXT:    vmov d0, r0, r1
 944 ; CHECK-NEXT:    bx lr
 945    %res = bitcast i64 %in to <8 x i8>
 946    ret <8 x i8> %res
 947 }
 948
 949 define <4 x i16> @test_bitcasti64tov4i16(i64 %in) {
 950 ; CHECK-LABEL: test_bitcasti64tov4i16:
 951 ; CHECK:       @ %bb.0:
 952 ; CHECK-NEXT:    vmov d0, r0, r1
 953 ; CHECK-NEXT:    bx lr
 954    %res = bitcast i64 %in to <4 x i16>
 955    ret <4 x i16> %res
 956 }
 957
 958 define <2 x i32> @test_bitcasti64tov2i32(i64 %in) {
 959 ; CHECK-LABEL: test_bitcasti64tov2i32:
 960 ; CHECK:       @ %bb.0:
 961 ; CHECK-NEXT:    vmov d0, r0, r1
 962 ; CHECK-NEXT:    bx lr
 963    %res = bitcast i64 %in to <2 x i32>
 964    ret <2 x i32> %res
 965 }
 966
 967 define <2 x float> @test_bitcasti64tov2f32(i64 %in) {
 968 ; CHECK-LABEL: test_bitcasti64tov2f32:
 969 ; CHECK:       @ %bb.0:
 970 ; CHECK-NEXT:    vmov d0, r0, r1
 971 ; CHECK-NEXT:    bx lr
 972    %res = bitcast i64 %in to <2 x float>
 973    ret <2 x float> %res
 974 }
 975
 976 define <1 x i64> @test_bitcasti64tov1i64(i64 %in) {
 977 ; CHECK-LABEL: test_bitcasti64tov1i64:
 978 ; CHECK:       @ %bb.0:
 979 ; CHECK-NEXT:    vmov d0, r0, r1
 980 ; CHECK-NEXT:    bx lr
 981    %res = bitcast i64 %in to <1 x i64>
 982    ret <1 x i64> %res
 983 }
 984
 985 define <1 x double> @test_bitcasti64tov1f64(i64 %in) {
 986 ; CHECK-LABEL: test_bitcasti64tov1f64:
 987 ; CHECK:       @ %bb.0:
 988 ; CHECK-NEXT:    vmov d0, r0, r1
 989 ; CHECK-NEXT:    bx lr
 990    %res = bitcast i64 %in to <1 x double>
 991    ret <1 x double> %res
 992 }
 993
 994 define <1 x i64> @test_bitcastv8i8tov1f64(<8 x i8> %a) #0 {
 995 ; CHECK-LABEL: test_bitcastv8i8tov1f64:
 996 ; CHECK:       @ %bb.0:
 997 ; CHECK-NEXT:    .save {r11, lr}
 998 ; CHECK-NEXT:    push {r11, lr}
 999 ; CHECK-NEXT:    vneg.s8 d16, d0
1000 ; CHECK-NEXT:    vmov r0, r1, d16
1001 ; CHECK-NEXT:    bl __aeabi_d2lz
1002 ; CHECK-NEXT:    vmov.32 d0[0], r0
1003 ; CHECK-NEXT:    vmov.32 d0[1], r1
1004 ; CHECK-NEXT:    pop {r11, pc}
1005   %sub.i = sub <8 x i8> zeroinitializer, %a
1006   %1 = bitcast <8 x i8> %sub.i to <1 x double>
1007   %vcvt.i = fptosi <1 x double> %1 to <1 x i64>
1008   ret <1 x i64> %vcvt.i
1009 }
1010
1011 define <1 x i64> @test_bitcastv4i16tov1f64(<4 x i16> %a) #0 {
1012 ; CHECK-LABEL: test_bitcastv4i16tov1f64:
1013 ; CHECK:       @ %bb.0:
1014 ; CHECK-NEXT:    .save {r11, lr}
1015 ; CHECK-NEXT:    push {r11, lr}
1016 ; CHECK-NEXT:    vneg.s16 d16, d0
1017 ; CHECK-NEXT:    vmov r0, r1, d16
1018 ; CHECK-NEXT:    bl __aeabi_d2lz
1019 ; CHECK-NEXT:    vmov.32 d0[0], r0
1020 ; CHECK-NEXT:    vmov.32 d0[1], r1
1021 ; CHECK-NEXT:    pop {r11, pc}
1022   %sub.i = sub <4 x i16> zeroinitializer, %a
1023   %1 = bitcast <4 x i16> %sub.i to <1 x double>
1024   %vcvt.i = fptosi <1 x double> %1 to <1 x i64>
1025   ret <1 x i64> %vcvt.i
1026 }
1027
1028 define <1 x i64> @test_bitcastv2i32tov1f64(<2 x i32> %a) #0 {
1029 ; CHECK-LABEL: test_bitcastv2i32tov1f64:
1030 ; CHECK:       @ %bb.0:
1031 ; CHECK-NEXT:    .save {r11, lr}
1032 ; CHECK-NEXT:    push {r11, lr}
1033 ; CHECK-NEXT:    vneg.s32 d16, d0
1034 ; CHECK-NEXT:    vmov r0, r1, d16
1035 ; CHECK-NEXT:    bl __aeabi_d2lz
1036 ; CHECK-NEXT:    vmov.32 d0[0], r0
1037 ; CHECK-NEXT:    vmov.32 d0[1], r1
1038 ; CHECK-NEXT:    pop {r11, pc}
1039   %sub.i = sub <2 x i32> zeroinitializer, %a
1040   %1 = bitcast <2 x i32> %sub.i to <1 x double>
1041   %vcvt.i = fptosi <1 x double> %1 to <1 x i64>
1042   ret <1 x i64> %vcvt.i
1043 }
1044
1045 define <1 x i64> @test_bitcastv1i64tov1f64(<1 x i64> %a) #0 {
1046 ; CHECK-LABEL: test_bitcastv1i64tov1f64:
1047 ; CHECK:       @ %bb.0:
1048 ; CHECK-NEXT:    .save {r11, lr}
1049 ; CHECK-NEXT:    push {r11, lr}
1050 ; CHECK-NEXT:    vmov.i32 d16, #0x0
1051 ; CHECK-NEXT:    vsub.i64 d16, d16, d0
1052 ; CHECK-NEXT:    vmov r0, r1, d16
1053 ; CHECK-NEXT:    bl __aeabi_d2lz
1054 ; CHECK-NEXT:    vmov.32 d0[0], r0
1055 ; CHECK-NEXT:    vmov.32 d0[1], r1
1056 ; CHECK-NEXT:    pop {r11, pc}
1057   %sub.i = sub <1 x i64> zeroinitializer, %a
1058   %1 = bitcast <1 x i64> %sub.i to <1 x double>
1059   %vcvt.i = fptosi <1 x double> %1 to <1 x i64>
1060   ret <1 x i64> %vcvt.i
1061 }
1062
1063 define <1 x i64> @test_bitcastv2f32tov1f64(<2 x float> %a) #0 {
1064 ; CHECK-LABEL: test_bitcastv2f32tov1f64:
1065 ; CHECK:       @ %bb.0:
1066 ; CHECK-NEXT:    .save {r11, lr}
1067 ; CHECK-NEXT:    push {r11, lr}
1068 ; CHECK-NEXT:    vneg.f32 d16, d0
1069 ; CHECK-NEXT:    vmov r0, r1, d16
1070 ; CHECK-NEXT:    bl __aeabi_d2lz
1071 ; CHECK-NEXT:    vmov.32 d0[0], r0
1072 ; CHECK-NEXT:    vmov.32 d0[1], r1
1073 ; CHECK-NEXT:    pop {r11, pc}
1074   %sub.i = fsub <2 x float> <float -0.000000e+00, float -0.000000e+00>, %a
1075   %1 = bitcast <2 x float> %sub.i to <1 x double>
1076   %vcvt.i = fptosi <1 x double> %1 to <1 x i64>
1077   ret <1 x i64> %vcvt.i
1078 }
1079
1080 define <8 x i8> @test_bitcastv1f64tov8i8(<1 x i64> %a) #0 {
1081 ; CHECK-LABEL: test_bitcastv1f64tov8i8:
1082 ; CHECK:       @ %bb.0:
1083 ; CHECK-NEXT:    .save {r11, lr}
1084 ; CHECK-NEXT:    push {r11, lr}
1085 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1086 ; CHECK-NEXT:    vmov.32 r1, d0[1]
1087 ; CHECK-NEXT:    bl __aeabi_l2d
1088 ; CHECK-NEXT:    vmov d16, r0, r1
1089 ; CHECK-NEXT:    vneg.s8 d0, d16
1090 ; CHECK-NEXT:    pop {r11, pc}
1091   %vcvt.i = sitofp <1 x i64> %a to <1 x double>
1092   %1 = bitcast <1 x double> %vcvt.i to <8 x i8>
1093   %sub.i = sub <8 x i8> zeroinitializer, %1
1094   ret <8 x i8> %sub.i
1095 }
1096
1097 define <4 x i16> @test_bitcastv1f64tov4i16(<1 x i64> %a) #0 {
1098 ; CHECK-LABEL: test_bitcastv1f64tov4i16:
1099 ; CHECK:       @ %bb.0:
1100 ; CHECK-NEXT:    .save {r11, lr}
1101 ; CHECK-NEXT:    push {r11, lr}
1102 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1103 ; CHECK-NEXT:    vmov.32 r1, d0[1]
1104 ; CHECK-NEXT:    bl __aeabi_l2d
1105 ; CHECK-NEXT:    vmov d16, r0, r1
1106 ; CHECK-NEXT:    vneg.s16 d0, d16
1107 ; CHECK-NEXT:    pop {r11, pc}
1108   %vcvt.i = sitofp <1 x i64> %a to <1 x double>
1109   %1 = bitcast <1 x double> %vcvt.i to <4 x i16>
1110   %sub.i = sub <4 x i16> zeroinitializer, %1
1111   ret <4 x i16> %sub.i
1112 }
1113
1114 define <2 x i32> @test_bitcastv1f64tov2i32(<1 x i64> %a) #0 {
1115 ; CHECK-LABEL: test_bitcastv1f64tov2i32:
1116 ; CHECK:       @ %bb.0:
1117 ; CHECK-NEXT:    .save {r11, lr}
1118 ; CHECK-NEXT:    push {r11, lr}
1119 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1120 ; CHECK-NEXT:    vmov.32 r1, d0[1]
1121 ; CHECK-NEXT:    bl __aeabi_l2d
1122 ; CHECK-NEXT:    vmov d16, r0, r1
1123 ; CHECK-NEXT:    vneg.s32 d0, d16
1124 ; CHECK-NEXT:    pop {r11, pc}
1125   %vcvt.i = sitofp <1 x i64> %a to <1 x double>
1126   %1 = bitcast <1 x double> %vcvt.i to <2 x i32>
1127   %sub.i = sub <2 x i32> zeroinitializer, %1
1128   ret <2 x i32> %sub.i
1129 }
1130
1131 define <1 x i64> @test_bitcastv1f64tov1i64(<1 x i64> %a) #0 {
1132 ; CHECK-LABEL: test_bitcastv1f64tov1i64:
1133 ; CHECK:       @ %bb.0:
1134 ; CHECK-NEXT:    .save {r11, lr}
1135 ; CHECK-NEXT:    push {r11, lr}
1136 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1137 ; CHECK-NEXT:    vmov.32 r1, d0[1]
1138 ; CHECK-NEXT:    bl __aeabi_l2d
1139 ; CHECK-NEXT:    vmov.i32 d16, #0x0
1140 ; CHECK-NEXT:    vmov d17, r0, r1
1141 ; CHECK-NEXT:    vsub.i64 d0, d16, d17
1142 ; CHECK-NEXT:    pop {r11, pc}
1143   %vcvt.i = sitofp <1 x i64> %a to <1 x double>
1144   %1 = bitcast <1 x double> %vcvt.i to <1 x i64>
1145   %sub.i = sub <1 x i64> zeroinitializer, %1
1146   ret <1 x i64> %sub.i
1147 }
1148
1149 define <2 x float> @test_bitcastv1f64tov2f32(<1 x i64> %a) #0 {
1150 ; CHECK-LABEL: test_bitcastv1f64tov2f32:
1151 ; CHECK:       @ %bb.0:
1152 ; CHECK-NEXT:    .save {r11, lr}
1153 ; CHECK-NEXT:    push {r11, lr}
1154 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1155 ; CHECK-NEXT:    vmov.32 r1, d0[1]
1156 ; CHECK-NEXT:    bl __aeabi_l2d
1157 ; CHECK-NEXT:    vmov d16, r0, r1
1158 ; CHECK-NEXT:    vneg.f32 d0, d16
1159 ; CHECK-NEXT:    pop {r11, pc}
1160   %vcvt.i = sitofp <1 x i64> %a to <1 x double>
1161   %1 = bitcast <1 x double> %vcvt.i to <2 x float>
1162   %sub.i = fsub <2 x float> <float -0.000000e+00, float -0.000000e+00>, %1
1163   ret <2 x float> %sub.i
1164 }
1165
1166 ; Test insert element into an undef vector
1167 define <8 x i8> @scalar_to_vector_v8i8(i8 %a) {
1168 ; CHECK-LABEL: scalar_to_vector_v8i8:
1169 ; CHECK:       @ %bb.0:
1170 ; CHECK-NEXT:    vmov.8 d0[0], r0
1171 ; CHECK-NEXT:    bx lr
1172   %b = insertelement <8 x i8> undef, i8 %a, i32 0
1173   ret <8 x i8> %b
1174 }
1175
1176 define <16 x i8> @scalar_to_vector_v16i8(i8 %a) {
1177 ; CHECK-LABEL: scalar_to_vector_v16i8:
1178 ; CHECK:       @ %bb.0:
1179 ; CHECK-NEXT:    vmov.8 d0[0], r0
1180 ; CHECK-NEXT:    bx lr
1181   %b = insertelement <16 x i8> undef, i8 %a, i32 0
1182   ret <16 x i8> %b
1183 }
1184
1185 define <4 x i16> @scalar_to_vector_v4i16(i16 %a) {
1186 ; CHECK-LABEL: scalar_to_vector_v4i16:
1187 ; CHECK:       @ %bb.0:
1188 ; CHECK-NEXT:    vmov.16 d0[0], r0
1189 ; CHECK-NEXT:    bx lr
1190   %b = insertelement <4 x i16> undef, i16 %a, i32 0
1191   ret <4 x i16> %b
1192 }
1193
1194 define <8 x i16> @scalar_to_vector_v8i16(i16 %a) {
1195 ; CHECK-LABEL: scalar_to_vector_v8i16:
1196 ; CHECK:       @ %bb.0:
1197 ; CHECK-NEXT:    vmov.16 d0[0], r0
1198 ; CHECK-NEXT:    bx lr
1199   %b = insertelement <8 x i16> undef, i16 %a, i32 0
1200   ret <8 x i16> %b
1201 }
1202
1203 define <2 x i32> @scalar_to_vector_v2i32(i32 %a) {
1204 ; CHECK-LABEL: scalar_to_vector_v2i32:
1205 ; CHECK:       @ %bb.0:
1206 ; CHECK-NEXT:    vmov.32 d0[0], r0
1207 ; CHECK-NEXT:    bx lr
1208   %b = insertelement <2 x i32> undef, i32 %a, i32 0
1209   ret <2 x i32> %b
1210 }
1211
1212 define <4 x i32> @scalar_to_vector_v4i32(i32 %a) {
1213 ; CHECK-LABEL: scalar_to_vector_v4i32:
1214 ; CHECK:       @ %bb.0:
1215 ; CHECK-NEXT:    vmov.32 d0[0], r0
1216 ; CHECK-NEXT:    bx lr
1217   %b = insertelement <4 x i32> undef, i32 %a, i32 0
1218   ret <4 x i32> %b
1219 }
1220
1221 define <2 x i64> @scalar_to_vector_v2i64(i64 %a) {
1222 ; CHECK-LABEL: scalar_to_vector_v2i64:
1223 ; CHECK:       @ %bb.0:
1224 ; CHECK-NEXT:    vmov.32 d0[0], r0
1225 ; CHECK-NEXT:    vmov.32 d0[1], r1
1226 ; CHECK-NEXT:    bx lr
1227   %b = insertelement <2 x i64> undef, i64 %a, i32 0
1228   ret <2 x i64> %b
1229 }
1230
1231 define <8 x i8> @testDUPv1i8(<1 x i8> %a) {
1232 ; CHECK-LABEL: testDUPv1i8:
1233 ; CHECK:       @ %bb.0:
1234 ; CHECK-NEXT:    vdup.8 d0, r0
1235 ; CHECK-NEXT:    bx lr
1236   %b = extractelement <1 x i8> %a, i32 0
1237   %c = insertelement <8 x i8> undef, i8 %b, i32 0
1238   %d = insertelement <8 x i8> %c, i8 %b, i32 1
1239   %e = insertelement <8 x i8> %d, i8 %b, i32 2
1240   %f = insertelement <8 x i8> %e, i8 %b, i32 3
1241   %g = insertelement <8 x i8> %f, i8 %b, i32 4
1242   %h = insertelement <8 x i8> %g, i8 %b, i32 5
1243   %i = insertelement <8 x i8> %h, i8 %b, i32 6
1244   %j = insertelement <8 x i8> %i, i8 %b, i32 7
1245   ret <8 x i8> %j
1246 }
1247
1248 define <8 x i16> @testDUPv1i16(<1 x i16> %a) {
1249 ; CHECK-LABEL: testDUPv1i16:
1250 ; CHECK:       @ %bb.0:
1251 ; CHECK-NEXT:    vdup.16 q0, r0
1252 ; CHECK-NEXT:    bx lr
1253   %b = extractelement <1 x i16> %a, i32 0
1254   %c = insertelement <8 x i16> undef, i16 %b, i32 0
1255   %d = insertelement <8 x i16> %c, i16 %b, i32 1
1256   %e = insertelement <8 x i16> %d, i16 %b, i32 2
1257   %f = insertelement <8 x i16> %e, i16 %b, i32 3
1258   %g = insertelement <8 x i16> %f, i16 %b, i32 4
1259   %h = insertelement <8 x i16> %g, i16 %b, i32 5
1260   %i = insertelement <8 x i16> %h, i16 %b, i32 6
1261   %j = insertelement <8 x i16> %i, i16 %b, i32 7
1262   ret <8 x i16> %j
1263 }
1264
1265 define <4 x i32> @testDUPv1i32(<1 x i32> %a) {
1266 ; CHECK-LABEL: testDUPv1i32:
1267 ; CHECK:       @ %bb.0:
1268 ; CHECK-NEXT:    vdup.32 q0, r0
1269 ; CHECK-NEXT:    bx lr
1270   %b = extractelement <1 x i32> %a, i32 0
1271   %c = insertelement <4 x i32> undef, i32 %b, i32 0
1272   %d = insertelement <4 x i32> %c, i32 %b, i32 1
1273   %e = insertelement <4 x i32> %d, i32 %b, i32 2
1274   %f = insertelement <4 x i32> %e, i32 %b, i32 3
1275   ret <4 x i32> %f
1276 }
1277
1278 define <8 x i8> @getl(<16 x i8> %x) #0 {
1279 ; CHECK-LABEL: getl:
1280 ; CHECK:       @ %bb.0:
1281 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0
1282 ; CHECK-NEXT:    bx lr
1283   %vecext = extractelement <16 x i8> %x, i32 0
1284   %vecinit = insertelement <8 x i8> undef, i8 %vecext, i32 0
1285   %vecext1 = extractelement <16 x i8> %x, i32 1
1286   %vecinit2 = insertelement <8 x i8> %vecinit, i8 %vecext1, i32 1
1287   %vecext3 = extractelement <16 x i8> %x, i32 2
1288   %vecinit4 = insertelement <8 x i8> %vecinit2, i8 %vecext3, i32 2
1289   %vecext5 = extractelement <16 x i8> %x, i32 3
1290   %vecinit6 = insertelement <8 x i8> %vecinit4, i8 %vecext5, i32 3
1291   %vecext7 = extractelement <16 x i8> %x, i32 4
1292   %vecinit8 = insertelement <8 x i8> %vecinit6, i8 %vecext7, i32 4
1293   %vecext9 = extractelement <16 x i8> %x, i32 5
1294   %vecinit10 = insertelement <8 x i8> %vecinit8, i8 %vecext9, i32 5
1295   %vecext11 = extractelement <16 x i8> %x, i32 6
1296   %vecinit12 = insertelement <8 x i8> %vecinit10, i8 %vecext11, i32 6
1297   %vecext13 = extractelement <16 x i8> %x, i32 7
1298   %vecinit14 = insertelement <8 x i8> %vecinit12, i8 %vecext13, i32 7
1299   ret <8 x i8> %vecinit14
1300 }
1301
1302 define <4 x i16> @test_extracts_inserts_varidx_extract(<8 x i16> %x, i32 %idx) {
1303 ; CHECK-LABEL: test_extracts_inserts_varidx_extract:
1304 ; CHECK:       @ %bb.0:
1305 ; CHECK-NEXT:    .save {r11}
1306 ; CHECK-NEXT:    push {r11}
1307 ; CHECK-NEXT:    .setfp r11, sp
1308 ; CHECK-NEXT:    mov r11, sp
1309 ; CHECK-NEXT:    .pad #28
1310 ; CHECK-NEXT:    sub sp, sp, #28
1311 ; CHECK-NEXT:    bfc sp, #0, #4
1312 ; CHECK-NEXT:    vmov.u16 r1, d0[1]
1313 ; CHECK-NEXT:    and r0, r0, #7
1314 ; CHECK-NEXT:    vmov.u16 r2, d0[2]
1315 ; CHECK-NEXT:    mov r3, sp
1316 ; CHECK-NEXT:    vmov.u16 r12, d0[3]
1317 ; CHECK-NEXT:    lsl r0, r0, #1
1318 ; CHECK-NEXT:    vst1.64 {d0, d1}, [r3:128], r0
1319 ; CHECK-NEXT:    vld1.16 {d0[0]}, [r3:16]
1320 ; CHECK-NEXT:    vmov.16 d0[1], r1
1321 ; CHECK-NEXT:    vmov.16 d0[2], r2
1322 ; CHECK-NEXT:    vmov.16 d0[3], r12
1323 ; CHECK-NEXT:    mov sp, r11
1324 ; CHECK-NEXT:    pop {r11}
1325 ; CHECK-NEXT:    bx lr
1326   %tmp = extractelement <8 x i16> %x, i32 %idx
1327   %tmp2 = insertelement <4 x i16> undef, i16 %tmp, i32 0
1328   %tmp3 = extractelement <8 x i16> %x, i32 1
1329   %tmp4 = insertelement <4 x i16> %tmp2, i16 %tmp3, i32 1
1330   %tmp5 = extractelement <8 x i16> %x, i32 2
1331   %tmp6 = insertelement <4 x i16> %tmp4, i16 %tmp5, i32 2
1332   %tmp7 = extractelement <8 x i16> %x, i32 3
1333   %tmp8 = insertelement <4 x i16> %tmp6, i16 %tmp7, i32 3
1334   ret <4 x i16> %tmp8
1335 }
1336
1337 define <4 x i16> @test_extracts_inserts_varidx_insert(<8 x i16> %x, i32 %idx) {
1338 ; CHECK-LABEL: test_extracts_inserts_varidx_insert:
1339 ; CHECK:       @ %bb.0:
1340 ; CHECK-NEXT:    .pad #8
1341 ; CHECK-NEXT:    sub sp, sp, #8
1342 ; CHECK-NEXT:    vmov.u16 r1, d0[1]
1343 ; CHECK-NEXT:    and r0, r0, #3
1344 ; CHECK-NEXT:    vmov.u16 r2, d0[2]
1345 ; CHECK-NEXT:    mov r3, sp
1346 ; CHECK-NEXT:    vmov.u16 r12, d0[3]
1347 ; CHECK-NEXT:    orr r0, r3, r0, lsl #1
1348 ; CHECK-NEXT:    vst1.16 {d0[0]}, [r0:16]
1349 ; CHECK-NEXT:    vldr d0, [sp]
1350 ; CHECK-NEXT:    vmov.16 d0[1], r1
1351 ; CHECK-NEXT:    vmov.16 d0[2], r2
1352 ; CHECK-NEXT:    vmov.16 d0[3], r12
1353 ; CHECK-NEXT:    add sp, sp, #8
1354 ; CHECK-NEXT:    bx lr
1355   %tmp = extractelement <8 x i16> %x, i32 0
1356   %tmp2 = insertelement <4 x i16> undef, i16 %tmp, i32 %idx
1357   %tmp3 = extractelement <8 x i16> %x, i32 1
1358   %tmp4 = insertelement <4 x i16> %tmp2, i16 %tmp3, i32 1
1359   %tmp5 = extractelement <8 x i16> %x, i32 2
1360   %tmp6 = insertelement <4 x i16> %tmp4, i16 %tmp5, i32 2
1361   %tmp7 = extractelement <8 x i16> %x, i32 3
1362   %tmp8 = insertelement <4 x i16> %tmp6, i16 %tmp7, i32 3
1363   ret <4 x i16> %tmp8
1364 }
1365
1366 define <4 x i16> @test_dup_v2i32_v4i16(<2 x i32> %a) {
1367 ; CHECK-LABEL: test_dup_v2i32_v4i16:
1368 ; CHECK:       @ %bb.0: @ %entry
1369 ; CHECK-NEXT:    vmov.32 r0, d0[1]
1370 ; CHECK-NEXT:    vmov.16 d16[1], r0
1371 ; CHECK-NEXT:    vdup.16 d0, d16[1]
1372 ; CHECK-NEXT:    bx lr
1373 entry:
1374   %x = extractelement <2 x i32> %a, i32 1
1375   %vget_lane = trunc i32 %x to i16
1376   %vecinit.i = insertelement <4 x i16> undef, i16 %vget_lane, i32 0
1377   %vecinit1.i = insertelement <4 x i16> %vecinit.i, i16 %vget_lane, i32 1
1378   %vecinit2.i = insertelement <4 x i16> %vecinit1.i, i16 %vget_lane, i32 2
1379   %vecinit3.i = insertelement <4 x i16> %vecinit2.i, i16 %vget_lane, i32 3
1380   ret <4 x i16> %vecinit3.i
1381 }
1382
1383 define <8 x i16> @test_dup_v4i32_v8i16(<4 x i32> %a) {
1384 ; CHECK-LABEL: test_dup_v4i32_v8i16:
1385 ; CHECK:       @ %bb.0: @ %entry
1386 ; CHECK-NEXT:    vmov.32 r0, d1[1]
1387 ; CHECK-NEXT:    vmov.16 d16[3], r0
1388 ; CHECK-NEXT:    vdup.16 q0, d16[3]
1389 ; CHECK-NEXT:    bx lr
1390 entry:
1391   %x = extractelement <4 x i32> %a, i32 3
1392   %vget_lane = trunc i32 %x to i16
1393   %vecinit.i = insertelement <8 x i16> undef, i16 %vget_lane, i32 0
1394   %vecinit1.i = insertelement <8 x i16> %vecinit.i, i16 %vget_lane, i32 1
1395   %vecinit2.i = insertelement <8 x i16> %vecinit1.i, i16 %vget_lane, i32 2
1396   %vecinit3.i = insertelement <8 x i16> %vecinit2.i, i16 %vget_lane, i32 3
1397   %vecinit4.i = insertelement <8 x i16> %vecinit3.i, i16 %vget_lane, i32 4
1398   %vecinit5.i = insertelement <8 x i16> %vecinit4.i, i16 %vget_lane, i32 5
1399   %vecinit6.i = insertelement <8 x i16> %vecinit5.i, i16 %vget_lane, i32 6
1400   %vecinit7.i = insertelement <8 x i16> %vecinit6.i, i16 %vget_lane, i32 7
1401   ret <8 x i16> %vecinit7.i
1402 }
1403
1404 define <4 x i16> @test_dup_v1i64_v4i16(<1 x i64> %a) {
1405 ; CHECK-LABEL: test_dup_v1i64_v4i16:
1406 ; CHECK:       @ %bb.0: @ %entry
1407 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1408 ; CHECK-NEXT:    vmov.16 d16[0], r0
1409 ; CHECK-NEXT:    vdup.16 d0, d16[0]
1410 ; CHECK-NEXT:    bx lr
1411 entry:
1412   %x = extractelement <1 x i64> %a, i32 0
1413   %vget_lane = trunc i64 %x to i16
1414   %vecinit.i = insertelement <4 x i16> undef, i16 %vget_lane, i32 0
1415   %vecinit1.i = insertelement <4 x i16> %vecinit.i, i16 %vget_lane, i32 1
1416   %vecinit2.i = insertelement <4 x i16> %vecinit1.i, i16 %vget_lane, i32 2
1417   %vecinit3.i = insertelement <4 x i16> %vecinit2.i, i16 %vget_lane, i32 3
1418   ret <4 x i16> %vecinit3.i
1419 }
1420
1421 define <2 x i32> @test_dup_v1i64_v2i32(<1 x i64> %a) {
1422 ; CHECK-LABEL: test_dup_v1i64_v2i32:
1423 ; CHECK:       @ %bb.0: @ %entry
1424 ; CHECK-NEXT:    vdup.32 d0, d0[0]
1425 ; CHECK-NEXT:    bx lr
1426 entry:
1427   %x = extractelement <1 x i64> %a, i32 0
1428   %vget_lane = trunc i64 %x to i32
1429   %vecinit.i = insertelement <2 x i32> undef, i32 %vget_lane, i32 0
1430   %vecinit1.i = insertelement <2 x i32> %vecinit.i, i32 %vget_lane, i32 1
1431   ret <2 x i32> %vecinit1.i
1432 }
1433
1434 define <8 x i16> @test_dup_v2i64_v8i16(<2 x i64> %a) {
1435 ; CHECK-LABEL: test_dup_v2i64_v8i16:
1436 ; CHECK:       @ %bb.0: @ %entry
1437 ; CHECK-NEXT:    vmov.32 r0, d1[0]
1438 ; CHECK-NEXT:    vmov.16 d16[2], r0
1439 ; CHECK-NEXT:    vdup.16 q0, d16[2]
1440 ; CHECK-NEXT:    bx lr
1441 entry:
1442   %x = extractelement <2 x i64> %a, i32 1
1443   %vget_lane = trunc i64 %x to i16
1444   %vecinit.i = insertelement <8 x i16> undef, i16 %vget_lane, i32 0
1445   %vecinit1.i = insertelement <8 x i16> %vecinit.i, i16 %vget_lane, i32 1
1446   %vecinit2.i = insertelement <8 x i16> %vecinit1.i, i16 %vget_lane, i32 2
1447   %vecinit3.i = insertelement <8 x i16> %vecinit2.i, i16 %vget_lane, i32 3
1448   %vecinit4.i = insertelement <8 x i16> %vecinit3.i, i16 %vget_lane, i32 4
1449   %vecinit5.i = insertelement <8 x i16> %vecinit4.i, i16 %vget_lane, i32 5
1450   %vecinit6.i = insertelement <8 x i16> %vecinit5.i, i16 %vget_lane, i32 6
1451   %vecinit7.i = insertelement <8 x i16> %vecinit6.i, i16 %vget_lane, i32 7
1452   ret <8 x i16> %vecinit7.i
1453 }
1454
1455 define <4 x i32> @test_dup_v2i64_v4i32(<2 x i64> %a) {
1456 ; CHECK-LABEL: test_dup_v2i64_v4i32:
1457 ; CHECK:       @ %bb.0: @ %entry
1458 ; CHECK-NEXT:    vdup.32 q0, d1[0]
1459 ; CHECK-NEXT:    bx lr
1460 entry:
1461   %x = extractelement <2 x i64> %a, i32 1
1462   %vget_lane = trunc i64 %x to i32
1463   %vecinit.i = insertelement <4 x i32> undef, i32 %vget_lane, i32 0
1464   %vecinit1.i = insertelement <4 x i32> %vecinit.i, i32 %vget_lane, i32 1
1465   %vecinit2.i = insertelement <4 x i32> %vecinit1.i, i32 %vget_lane, i32 2
1466   %vecinit3.i = insertelement <4 x i32> %vecinit2.i, i32 %vget_lane, i32 3
1467   ret <4 x i32> %vecinit3.i
1468 }
1469
1470 define <4 x i16> @test_dup_v4i32_v4i16(<4 x i32> %a) {
1471 ; CHECK-LABEL: test_dup_v4i32_v4i16:
1472 ; CHECK:       @ %bb.0: @ %entry
1473 ; CHECK-NEXT:    vmov.32 r0, d0[1]
1474 ; CHECK-NEXT:    vmov.16 d16[1], r0
1475 ; CHECK-NEXT:    vdup.16 d0, d16[1]
1476 ; CHECK-NEXT:    bx lr
1477 entry:
1478   %x = extractelement <4 x i32> %a, i32 1
1479   %vget_lane = trunc i32 %x to i16
1480   %vecinit.i = insertelement <4 x i16> undef, i16 %vget_lane, i32 0
1481   %vecinit1.i = insertelement <4 x i16> %vecinit.i, i16 %vget_lane, i32 1
1482   %vecinit2.i = insertelement <4 x i16> %vecinit1.i, i16 %vget_lane, i32 2
1483   %vecinit3.i = insertelement <4 x i16> %vecinit2.i, i16 %vget_lane, i32 3
1484   ret <4 x i16> %vecinit3.i
1485 }
1486
1487 define <4 x i16> @test_dup_v2i64_v4i16(<2 x i64> %a) {
1488 ; CHECK-LABEL: test_dup_v2i64_v4i16:
1489 ; CHECK:       @ %bb.0: @ %entry
1490 ; CHECK-NEXT:    vmov.32 r0, d0[0]
1491 ; CHECK-NEXT:    vmov.16 d16[0], r0
1492 ; CHECK-NEXT:    vdup.16 d0, d16[0]
1493 ; CHECK-NEXT:    bx lr
1494 entry:
1495   %x = extractelement <2 x i64> %a, i32 0
1496   %vget_lane = trunc i64 %x to i16
1497   %vecinit.i = insertelement <4 x i16> undef, i16 %vget_lane, i32 0
1498   %vecinit1.i = insertelement <4 x i16> %vecinit.i, i16 %vget_lane, i32 1
1499   %vecinit2.i = insertelement <4 x i16> %vecinit1.i, i16 %vget_lane, i32 2
1500   %vecinit3.i = insertelement <4 x i16> %vecinit2.i, i16 %vget_lane, i32 3
1501   ret <4 x i16> %vecinit3.i
1502 }
1503
1504 define <2 x i32> @test_dup_v2i64_v2i32(<2 x i64> %a) {
1505 ; CHECK-LABEL: test_dup_v2i64_v2i32:
1506 ; CHECK:       @ %bb.0: @ %entry
1507 ; CHECK-NEXT:    vdup.32 d0, d0[0]
1508 ; CHECK-NEXT:    bx lr
1509 entry:
1510   %x = extractelement <2 x i64> %a, i32 0
1511   %vget_lane = trunc i64 %x to i32
1512   %vecinit.i = insertelement <2 x i32> undef, i32 %vget_lane, i32 0
1513   %vecinit1.i = insertelement <2 x i32> %vecinit.i, i32 %vget_lane, i32 1
1514   ret <2 x i32> %vecinit1.i
1515 }
1516
1517 define <2 x i32> @test_concat_undef_v1i32(<2 x i32> %a) {
1518 ; CHECK-LABEL: test_concat_undef_v1i32:
1519 ; CHECK:       @ %bb.0: @ %entry
1520 ; CHECK-NEXT:    vdup.32 d0, d0[0]
1521 ; CHECK-NEXT:    bx lr
1522 entry:
1523   %0 = extractelement <2 x i32> %a, i32 0
1524   %vecinit1.i = insertelement <2 x i32> undef, i32 %0, i32 1
1525   ret <2 x i32> %vecinit1.i
1526 }
1527
1528 define <2 x i32> @test_concat_same_v1i32_v1i32(<2 x i32> %a) {
1529 ; CHECK-LABEL: test_concat_same_v1i32_v1i32:
1530 ; CHECK:       @ %bb.0: @ %entry
1531 ; CHECK-NEXT:    vdup.32 d0, d0[0]
1532 ; CHECK-NEXT:    bx lr
1533 entry:
1534   %0 = extractelement <2 x i32> %a, i32 0
1535   %vecinit.i = insertelement <2 x i32> undef, i32 %0, i32 0
1536   %vecinit1.i = insertelement <2 x i32> %vecinit.i, i32 %0, i32 1
1537   ret <2 x i32> %vecinit1.i
1538 }
1539
1540
1541 define <16 x i8> @test_concat_v16i8_v16i8_v16i8(<16 x i8> %x, <16 x i8> %y) #0 {
1542 ; CHECK-LABEL: test_concat_v16i8_v16i8_v16i8:
1543 ; CHECK:       @ %bb.0: @ %entry
1544 ; CHECK-NEXT:    vmov.f64 d1, d2
1545 ; CHECK-NEXT:    bx lr
1546 entry:
1547   %vecinit30 = shufflevector <16 x i8> %x, <16 x i8> %y, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23>
1548   ret <16 x i8> %vecinit30
1549 }
1550
1551 define <16 x i8> @test_concat_v16i8_v8i8_v16i8(<8 x i8> %x, <16 x i8> %y) #0 {
1552 ; CHECK-LABEL: test_concat_v16i8_v8i8_v16i8:
1553 ; CHECK:       @ %bb.0: @ %entry
1554 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
1555 ; CHECK-NEXT:    vmov.f64 d1, d2
1556 ; CHECK-NEXT:    bx lr
1557 entry:
1558   %vecext = extractelement <8 x i8> %x, i32 0
1559   %vecinit = insertelement <16 x i8> undef, i8 %vecext, i32 0
1560   %vecext1 = extractelement <8 x i8> %x, i32 1
1561   %vecinit2 = insertelement <16 x i8> %vecinit, i8 %vecext1, i32 1
1562   %vecext3 = extractelement <8 x i8> %x, i32 2
1563   %vecinit4 = insertelement <16 x i8> %vecinit2, i8 %vecext3, i32 2
1564   %vecext5 = extractelement <8 x i8> %x, i32 3
1565   %vecinit6 = insertelement <16 x i8> %vecinit4, i8 %vecext5, i32 3
1566   %vecext7 = extractelement <8 x i8> %x, i32 4
1567   %vecinit8 = insertelement <16 x i8> %vecinit6, i8 %vecext7, i32 4
1568   %vecext9 = extractelement <8 x i8> %x, i32 5
1569   %vecinit10 = insertelement <16 x i8> %vecinit8, i8 %vecext9, i32 5
1570   %vecext11 = extractelement <8 x i8> %x, i32 6
1571   %vecinit12 = insertelement <16 x i8> %vecinit10, i8 %vecext11, i32 6
1572   %vecext13 = extractelement <8 x i8> %x, i32 7
1573   %vecinit14 = insertelement <16 x i8> %vecinit12, i8 %vecext13, i32 7
1574   %vecinit30 = shufflevector <16 x i8> %vecinit14, <16 x i8> %y, <16 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 16, i32 17, i32 18, i32 19, i32 20, i32 21, i32 22, i32 23>
1575   ret <16 x i8> %vecinit30
1576 }
1577
1578 define <16 x i8> @test_concat_v16i8_v16i8_v8i8(<16 x i8> %x, <8 x i8> %y) #0 {
1579 ; CHECK-LABEL: test_concat_v16i8_v16i8_v8i8:
1580 ; CHECK:       @ %bb.0: @ %entry
1581 ; CHECK-NEXT:    vmov.f64 d1, d2
1582 ; CHECK-NEXT:    bx lr
1583 entry:
1584   %vecext = extractelement <16 x i8> %x, i32 0
1585   %vecinit = insertelement <16 x i8> undef, i8 %vecext, i32 0
1586   %vecext1 = extractelement <16 x i8> %x, i32 1
1587   %vecinit2 = insertelement <16 x i8> %vecinit, i8 %vecext1, i32 1
1588   %vecext3 = extractelement <16 x i8> %x, i32 2
1589   %vecinit4 = insertelement <16 x i8> %vecinit2, i8 %vecext3, i32 2
1590   %vecext5 = extractelement <16 x i8> %x, i32 3
1591   %vecinit6 = insertelement <16 x i8> %vecinit4, i8 %vecext5, i32 3
1592   %vecext7 = extractelement <16 x i8> %x, i32 4
1593   %vecinit8 = insertelement <16 x i8> %vecinit6, i8 %vecext7, i32 4
1594   %vecext9 = extractelement <16 x i8> %x, i32 5
1595   %vecinit10 = insertelement <16 x i8> %vecinit8, i8 %vecext9, i32 5
1596   %vecext11 = extractelement <16 x i8> %x, i32 6
1597   %vecinit12 = insertelement <16 x i8> %vecinit10, i8 %vecext11, i32 6
1598   %vecext13 = extractelement <16 x i8> %x, i32 7
1599   %vecinit14 = insertelement <16 x i8> %vecinit12, i8 %vecext13, i32 7
1600   %vecext15 = extractelement <8 x i8> %y, i32 0
1601   %vecinit16 = insertelement <16 x i8> %vecinit14, i8 %vecext15, i32 8
1602   %vecext17 = extractelement <8 x i8> %y, i32 1
1603   %vecinit18 = insertelement <16 x i8> %vecinit16, i8 %vecext17, i32 9
1604   %vecext19 = extractelement <8 x i8> %y, i32 2
1605   %vecinit20 = insertelement <16 x i8> %vecinit18, i8 %vecext19, i32 10
1606   %vecext21 = extractelement <8 x i8> %y, i32 3
1607   %vecinit22 = insertelement <16 x i8> %vecinit20, i8 %vecext21, i32 11
1608   %vecext23 = extractelement <8 x i8> %y, i32 4
1609   %vecinit24 = insertelement <16 x i8> %vecinit22, i8 %vecext23, i32 12
1610   %vecext25 = extractelement <8 x i8> %y, i32 5
1611   %vecinit26 = insertelement <16 x i8> %vecinit24, i8 %vecext25, i32 13
1612   %vecext27 = extractelement <8 x i8> %y, i32 6
1613   %vecinit28 = insertelement <16 x i8> %vecinit26, i8 %vecext27, i32 14
1614   %vecext29 = extractelement <8 x i8> %y, i32 7
1615   %vecinit30 = insertelement <16 x i8> %vecinit28, i8 %vecext29, i32 15
1616   ret <16 x i8> %vecinit30
1617 }
1618
1619 define <16 x i8> @test_concat_v16i8_v8i8_v8i8(<8 x i8> %x, <8 x i8> %y) #0 {
1620 ; CHECK-LABEL: test_concat_v16i8_v8i8_v8i8:
1621 ; CHECK:       @ %bb.0: @ %entry
1622 ; CHECK-NEXT:    @ kill: def $d1 killed $d1 killed $q0 def $q0
1623 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0 def $q0
1624 ; CHECK-NEXT:    bx lr
1625 entry:
1626   %vecext = extractelement <8 x i8> %x, i32 0
1627   %vecinit = insertelement <16 x i8> undef, i8 %vecext, i32 0
1628   %vecext1 = extractelement <8 x i8> %x, i32 1
1629   %vecinit2 = insertelement <16 x i8> %vecinit, i8 %vecext1, i32 1
1630   %vecext3 = extractelement <8 x i8> %x, i32 2
1631   %vecinit4 = insertelement <16 x i8> %vecinit2, i8 %vecext3, i32 2
1632   %vecext5 = extractelement <8 x i8> %x, i32 3
1633   %vecinit6 = insertelement <16 x i8> %vecinit4, i8 %vecext5, i32 3
1634   %vecext7 = extractelement <8 x i8> %x, i32 4
1635   %vecinit8 = insertelement <16 x i8> %vecinit6, i8 %vecext7, i32 4
1636   %vecext9 = extractelement <8 x i8> %x, i32 5
1637   %vecinit10 = insertelement <16 x i8> %vecinit8, i8 %vecext9, i32 5
1638   %vecext11 = extractelement <8 x i8> %x, i32 6
1639   %vecinit12 = insertelement <16 x i8> %vecinit10, i8 %vecext11, i32 6
1640   %vecext13 = extractelement <8 x i8> %x, i32 7
1641   %vecinit14 = insertelement <16 x i8> %vecinit12, i8 %vecext13, i32 7
1642   %vecext15 = extractelement <8 x i8> %y, i32 0
1643   %vecinit16 = insertelement <16 x i8> %vecinit14, i8 %vecext15, i32 8
1644   %vecext17 = extractelement <8 x i8> %y, i32 1
1645   %vecinit18 = insertelement <16 x i8> %vecinit16, i8 %vecext17, i32 9
1646   %vecext19 = extractelement <8 x i8> %y, i32 2
1647   %vecinit20 = insertelement <16 x i8> %vecinit18, i8 %vecext19, i32 10
1648   %vecext21 = extractelement <8 x i8> %y, i32 3
1649   %vecinit22 = insertelement <16 x i8> %vecinit20, i8 %vecext21, i32 11
1650   %vecext23 = extractelement <8 x i8> %y, i32 4
1651   %vecinit24 = insertelement <16 x i8> %vecinit22, i8 %vecext23, i32 12
1652   %vecext25 = extractelement <8 x i8> %y, i32 5
1653   %vecinit26 = insertelement <16 x i8> %vecinit24, i8 %vecext25, i32 13
1654   %vecext27 = extractelement <8 x i8> %y, i32 6
1655   %vecinit28 = insertelement <16 x i8> %vecinit26, i8 %vecext27, i32 14
1656   %vecext29 = extractelement <8 x i8> %y, i32 7
1657   %vecinit30 = insertelement <16 x i8> %vecinit28, i8 %vecext29, i32 15
1658   ret <16 x i8> %vecinit30
1659 }
1660
1661 define <8 x i16> @test_concat_v8i16_v8i16_v8i16(<8 x i16> %x, <8 x i16> %y) #0 {
1662 ; CHECK-LABEL: test_concat_v8i16_v8i16_v8i16:
1663 ; CHECK:       @ %bb.0: @ %entry
1664 ; CHECK-NEXT:    vmov.f64 d1, d2
1665 ; CHECK-NEXT:    bx lr
1666 entry:
1667   %vecinit14 = shufflevector <8 x i16> %x, <8 x i16> %y, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 8, i32 9, i32 10, i32 11>
1668   ret <8 x i16> %vecinit14
1669 }
1670
1671 define <8 x i16> @test_concat_v8i16_v4i16_v8i16(<4 x i16> %x, <8 x i16> %y) #0 {
1672 ; CHECK-LABEL: test_concat_v8i16_v4i16_v8i16:
1673 ; CHECK:       @ %bb.0: @ %entry
1674 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
1675 ; CHECK-NEXT:    vmov.f64 d1, d2
1676 ; CHECK-NEXT:    bx lr
1677 entry:
1678   %vecext = extractelement <4 x i16> %x, i32 0
1679   %vecinit = insertelement <8 x i16> undef, i16 %vecext, i32 0
1680   %vecext1 = extractelement <4 x i16> %x, i32 1
1681   %vecinit2 = insertelement <8 x i16> %vecinit, i16 %vecext1, i32 1
1682   %vecext3 = extractelement <4 x i16> %x, i32 2
1683   %vecinit4 = insertelement <8 x i16> %vecinit2, i16 %vecext3, i32 2
1684   %vecext5 = extractelement <4 x i16> %x, i32 3
1685   %vecinit6 = insertelement <8 x i16> %vecinit4, i16 %vecext5, i32 3
1686   %vecinit14 = shufflevector <8 x i16> %vecinit6, <8 x i16> %y, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 8, i32 9, i32 10, i32 11>
1687   ret <8 x i16> %vecinit14
1688 }
1689
1690 define <8 x i16> @test_concat_v8i16_v8i16_v4i16(<8 x i16> %x, <4 x i16> %y) #0 {
1691 ; CHECK-LABEL: test_concat_v8i16_v8i16_v4i16:
1692 ; CHECK:       @ %bb.0: @ %entry
1693 ; CHECK-NEXT:    vmov.f64 d1, d2
1694 ; CHECK-NEXT:    bx lr
1695 entry:
1696   %vecext = extractelement <8 x i16> %x, i32 0
1697   %vecinit = insertelement <8 x i16> undef, i16 %vecext, i32 0
1698   %vecext1 = extractelement <8 x i16> %x, i32 1
1699   %vecinit2 = insertelement <8 x i16> %vecinit, i16 %vecext1, i32 1
1700   %vecext3 = extractelement <8 x i16> %x, i32 2
1701   %vecinit4 = insertelement <8 x i16> %vecinit2, i16 %vecext3, i32 2
1702   %vecext5 = extractelement <8 x i16> %x, i32 3
1703   %vecinit6 = insertelement <8 x i16> %vecinit4, i16 %vecext5, i32 3
1704   %vecext7 = extractelement <4 x i16> %y, i32 0
1705   %vecinit8 = insertelement <8 x i16> %vecinit6, i16 %vecext7, i32 4
1706   %vecext9 = extractelement <4 x i16> %y, i32 1
1707   %vecinit10 = insertelement <8 x i16> %vecinit8, i16 %vecext9, i32 5
1708   %vecext11 = extractelement <4 x i16> %y, i32 2
1709   %vecinit12 = insertelement <8 x i16> %vecinit10, i16 %vecext11, i32 6
1710   %vecext13 = extractelement <4 x i16> %y, i32 3
1711   %vecinit14 = insertelement <8 x i16> %vecinit12, i16 %vecext13, i32 7
1712   ret <8 x i16> %vecinit14
1713 }
1714
1715 define <8 x i16> @test_concat_v8i16_v4i16_v4i16(<4 x i16> %x, <4 x i16> %y) #0 {
1716 ; CHECK-LABEL: test_concat_v8i16_v4i16_v4i16:
1717 ; CHECK:       @ %bb.0: @ %entry
1718 ; CHECK-NEXT:    @ kill: def $d1 killed $d1 killed $q0 def $q0
1719 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0 def $q0
1720 ; CHECK-NEXT:    bx lr
1721 entry:
1722   %vecext = extractelement <4 x i16> %x, i32 0
1723   %vecinit = insertelement <8 x i16> undef, i16 %vecext, i32 0
1724   %vecext1 = extractelement <4 x i16> %x, i32 1
1725   %vecinit2 = insertelement <8 x i16> %vecinit, i16 %vecext1, i32 1
1726   %vecext3 = extractelement <4 x i16> %x, i32 2
1727   %vecinit4 = insertelement <8 x i16> %vecinit2, i16 %vecext3, i32 2
1728   %vecext5 = extractelement <4 x i16> %x, i32 3
1729   %vecinit6 = insertelement <8 x i16> %vecinit4, i16 %vecext5, i32 3
1730   %vecext7 = extractelement <4 x i16> %y, i32 0
1731   %vecinit8 = insertelement <8 x i16> %vecinit6, i16 %vecext7, i32 4
1732   %vecext9 = extractelement <4 x i16> %y, i32 1
1733   %vecinit10 = insertelement <8 x i16> %vecinit8, i16 %vecext9, i32 5
1734   %vecext11 = extractelement <4 x i16> %y, i32 2
1735   %vecinit12 = insertelement <8 x i16> %vecinit10, i16 %vecext11, i32 6
1736   %vecext13 = extractelement <4 x i16> %y, i32 3
1737   %vecinit14 = insertelement <8 x i16> %vecinit12, i16 %vecext13, i32 7
1738   ret <8 x i16> %vecinit14
1739 }
1740
1741 define <4 x i32> @test_concat_v4i32_v4i32_v4i32(<4 x i32> %x, <4 x i32> %y) #0 {
1742 ; CHECK-LABEL: test_concat_v4i32_v4i32_v4i32:
1743 ; CHECK:       @ %bb.0: @ %entry
1744 ; CHECK-NEXT:    vext.32 q8, q0, q0, #2
1745 ; CHECK-NEXT:    vext.32 q0, q8, q1, #2
1746 ; CHECK-NEXT:    bx lr
1747 entry:
1748   %vecinit6 = shufflevector <4 x i32> %x, <4 x i32> %y, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1749   ret <4 x i32> %vecinit6
1750 }
1751
1752 define <4 x i32> @test_concat_v4i32_v2i32_v4i32(<2 x i32> %x, <4 x i32> %y) #0 {
1753 ; CHECK-LABEL: test_concat_v4i32_v2i32_v4i32:
1754 ; CHECK:       @ %bb.0: @ %entry
1755 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
1756 ; CHECK-NEXT:    vext.32 q8, q0, q0, #2
1757 ; CHECK-NEXT:    vext.32 q0, q8, q1, #2
1758 ; CHECK-NEXT:    bx lr
1759 entry:
1760   %vecext = extractelement <2 x i32> %x, i32 0
1761   %vecinit = insertelement <4 x i32> undef, i32 %vecext, i32 0
1762   %vecext1 = extractelement <2 x i32> %x, i32 1
1763   %vecinit2 = insertelement <4 x i32> %vecinit, i32 %vecext1, i32 1
1764   %vecinit6 = shufflevector <4 x i32> %vecinit2, <4 x i32> %y, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1765   ret <4 x i32> %vecinit6
1766 }
1767
1768 define <4 x i32> @test_concat_v4i32_v4i32_v2i32(<4 x i32> %x, <2 x i32> %y) #0 {
1769 ; CHECK-LABEL: test_concat_v4i32_v4i32_v2i32:
1770 ; CHECK:       @ %bb.0: @ %entry
1771 ; CHECK-NEXT:    vmov.f64 d1, d2
1772 ; CHECK-NEXT:    bx lr
1773 entry:
1774   %vecext = extractelement <4 x i32> %x, i32 0
1775   %vecinit = insertelement <4 x i32> undef, i32 %vecext, i32 0
1776   %vecext1 = extractelement <4 x i32> %x, i32 1
1777   %vecinit2 = insertelement <4 x i32> %vecinit, i32 %vecext1, i32 1
1778   %vecext3 = extractelement <2 x i32> %y, i32 0
1779   %vecinit4 = insertelement <4 x i32> %vecinit2, i32 %vecext3, i32 2
1780   %vecext5 = extractelement <2 x i32> %y, i32 1
1781   %vecinit6 = insertelement <4 x i32> %vecinit4, i32 %vecext5, i32 3
1782   ret <4 x i32> %vecinit6
1783 }
1784
1785 define <4 x i32> @test_concat_v4i32_v2i32_v2i32(<2 x i32> %x, <2 x i32> %y) #0 {
1786 ; CHECK-LABEL: test_concat_v4i32_v2i32_v2i32:
1787 ; CHECK:       @ %bb.0: @ %entry
1788 ; CHECK-NEXT:    @ kill: def $d1 killed $d1 killed $q0 def $q0
1789 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0 def $q0
1790 ; CHECK-NEXT:    bx lr
1791 entry:
1792   %vecinit6 = shufflevector <2 x i32> %x, <2 x i32> %y, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
1793   ret <4 x i32> %vecinit6
1794 }
1795
1796 define <2 x i64> @test_concat_v2i64_v2i64_v2i64(<2 x i64> %x, <2 x i64> %y) #0 {
1797 ; CHECK-LABEL: test_concat_v2i64_v2i64_v2i64:
1798 ; CHECK:       @ %bb.0: @ %entry
1799 ; CHECK-NEXT:    vmov.f64 d1, d2
1800 ; CHECK-NEXT:    bx lr
1801 entry:
1802   %vecinit2 = shufflevector <2 x i64> %x, <2 x i64> %y, <2 x i32> <i32 0, i32 2>
1803   ret <2 x i64> %vecinit2
1804 }
1805
1806 define <2 x i64> @test_concat_v2i64_v1i64_v2i64(<1 x i64> %x, <2 x i64> %y) #0 {
1807 ; CHECK-LABEL: test_concat_v2i64_v1i64_v2i64:
1808 ; CHECK:       @ %bb.0: @ %entry
1809 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 def $q0
1810 ; CHECK-NEXT:    vmov.f64 d1, d2
1811 ; CHECK-NEXT:    bx lr
1812 entry:
1813   %vecext = extractelement <1 x i64> %x, i32 0
1814   %vecinit = insertelement <2 x i64> undef, i64 %vecext, i32 0
1815   %vecinit2 = shufflevector <2 x i64> %vecinit, <2 x i64> %y, <2 x i32> <i32 0, i32 2>
1816   ret <2 x i64> %vecinit2
1817 }
1818
1819 define <2 x i64> @test_concat_v2i64_v2i64_v1i64(<2 x i64> %x, <1 x i64> %y) #0 {
1820 ; CHECK-LABEL: test_concat_v2i64_v2i64_v1i64:
1821 ; CHECK:       @ %bb.0: @ %entry
1822 ; CHECK-NEXT:    vmov.f64 d1, d2
1823 ; CHECK-NEXT:    bx lr
1824 entry:
1825   %vecext = extractelement <2 x i64> %x, i32 0
1826   %vecinit = insertelement <2 x i64> undef, i64 %vecext, i32 0
1827   %vecext1 = extractelement <1 x i64> %y, i32 0
1828   %vecinit2 = insertelement <2 x i64> %vecinit, i64 %vecext1, i32 1
1829   ret <2 x i64> %vecinit2
1830 }
1831
1832 define <2 x i64> @test_concat_v2i64_v1i64_v1i64(<1 x i64> %x, <1 x i64> %y) #0 {
1833 ; CHECK-LABEL: test_concat_v2i64_v1i64_v1i64:
1834 ; CHECK:       @ %bb.0: @ %entry
1835 ; CHECK-NEXT:    @ kill: def $d1 killed $d1 killed $q0 def $q0
1836 ; CHECK-NEXT:    @ kill: def $d0 killed $d0 killed $q0 def $q0
1837 ; CHECK-NEXT:    bx lr
1838 entry:
1839   %vecext = extractelement <1 x i64> %x, i32 0
1840   %vecinit = insertelement <2 x i64> undef, i64 %vecext, i32 0
1841   %vecext1 = extractelement <1 x i64> %y, i32 0
1842   %vecinit2 = insertelement <2 x i64> %vecinit, i64 %vecext1, i32 1
1843   ret <2 x i64> %vecinit2
1844 }
1845
1846
1847 define <4 x i16> @concat_vector_v4i16_const() {
1848 ; CHECK-LABEL: concat_vector_v4i16_const:
1849 ; CHECK:       @ %bb.0:
1850 ; CHECK-NEXT:    vmov.i32 d0, #0x0
1851 ; CHECK-NEXT:    bx lr
1852  %r = shufflevector <1 x i16> zeroinitializer, <1 x i16> undef, <4 x i32> zeroinitializer
1853  ret <4 x i16> %r
1854 }
1855
1856 define <4 x i16> @concat_vector_v4i16_const_one() {
1857 ; CHECK-LABEL: concat_vector_v4i16_const_one:
1858 ; CHECK:       @ %bb.0:
1859 ; CHECK-NEXT:    vmov.i16 d0, #0x1
1860 ; CHECK-NEXT:    bx lr
1861  %r = shufflevector <1 x i16> <i16 1>, <1 x i16> undef, <4 x i32> zeroinitializer
1862  ret <4 x i16> %r
1863 }
1864
1865 define <4 x i32> @concat_vector_v4i32_const() {
1866 ; CHECK-LABEL: concat_vector_v4i32_const:
1867 ; CHECK:       @ %bb.0:
1868 ; CHECK-NEXT:    vmov.i32 q0, #0x0
1869 ; CHECK-NEXT:    bx lr
1870  %r = shufflevector <1 x i32> zeroinitializer, <1 x i32> undef, <4 x i32> zeroinitializer
1871  ret <4 x i32> %r
1872 }
1873
1874 define <8 x i8> @concat_vector_v8i8_const() {
1875 ; CHECK-LABEL: concat_vector_v8i8_const:
1876 ; CHECK:       @ %bb.0:
1877 ; CHECK-NEXT:    vmov.i32 d0, #0x0
1878 ; CHECK-NEXT:    bx lr
1879  %r = shufflevector <1 x i8> zeroinitializer, <1 x i8> undef, <8 x i32> zeroinitializer
1880  ret <8 x i8> %r
1881 }
1882
1883 define <8 x i16> @concat_vector_v8i16_const() {
1884 ; CHECK-LABEL: concat_vector_v8i16_const:
1885 ; CHECK:       @ %bb.0:
1886 ; CHECK-NEXT:    vmov.i32 q0, #0x0
1887 ; CHECK-NEXT:    bx lr
1888  %r = shufflevector <1 x i16> zeroinitializer, <1 x i16> undef, <8 x i32> zeroinitializer
1889  ret <8 x i16> %r
1890 }
1891
1892 define <8 x i16> @concat_vector_v8i16_const_one() {
1893 ; CHECK-LABEL: concat_vector_v8i16_const_one:
1894 ; CHECK:       @ %bb.0:
1895 ; CHECK-NEXT:    vmov.i16 q0, #0x1
1896 ; CHECK-NEXT:    bx lr
1897  %r = shufflevector <1 x i16> <i16 1>, <1 x i16> undef, <8 x i32> zeroinitializer
1898  ret <8 x i16> %r
1899 }
1900
1901 define <16 x i8> @concat_vector_v16i8_const() {
1902 ; CHECK-LABEL: concat_vector_v16i8_const:
1903 ; CHECK:       @ %bb.0:
1904 ; CHECK-NEXT:    vmov.i32 q0, #0x0
1905 ; CHECK-NEXT:    bx lr
1906  %r = shufflevector <1 x i8> zeroinitializer, <1 x i8> undef, <16 x i32> zeroinitializer
1907  ret <16 x i8> %r
1908 }
1909
1910 define <4 x i16> @concat_vector_v4i16(<1 x i16> %a) {
1911 ; CHECK-LABEL: concat_vector_v4i16:
1912 ; CHECK:       @ %bb.0:
1913 ; CHECK-NEXT:    vdup.16 d0, r0
1914 ; CHECK-NEXT:    bx lr
1915  %r = shufflevector <1 x i16> %a, <1 x i16> undef, <4 x i32> zeroinitializer
1916  ret <4 x i16> %r
1917 }
1918
1919 define <4 x i32> @concat_vector_v4i32(<1 x i32> %a) {
1920 ; CHECK-LABEL: concat_vector_v4i32:
1921 ; CHECK:       @ %bb.0:
1922 ; CHECK-NEXT:    vdup.32 q0, r0
1923 ; CHECK-NEXT:    bx lr
1924  %r = shufflevector <1 x i32> %a, <1 x i32> undef, <4 x i32> zeroinitializer
1925  ret <4 x i32> %r
1926 }
1927
1928 define <8 x i8> @concat_vector_v8i8(<1 x i8> %a) {
1929 ; CHECK-LABEL: concat_vector_v8i8:
1930 ; CHECK:       @ %bb.0:
1931 ; CHECK-NEXT:    vdup.8 d0, r0
1932 ; CHECK-NEXT:    bx lr
1933  %r = shufflevector <1 x i8> %a, <1 x i8> undef, <8 x i32> zeroinitializer
1934  ret <8 x i8> %r
1935 }
1936
1937 define <8 x i16> @concat_vector_v8i16(<1 x i16> %a) {
1938 ; CHECK-LABEL: concat_vector_v8i16:
1939 ; CHECK:       @ %bb.0:
1940 ; CHECK-NEXT:    vdup.16 q0, r0
1941 ; CHECK-NEXT:    bx lr
1942  %r = shufflevector <1 x i16> %a, <1 x i16> undef, <8 x i32> zeroinitializer
1943  ret <8 x i16> %r
1944 }
1945
1946 define <16 x i8> @concat_vector_v16i8(<1 x i8> %a) {
1947 ; CHECK-LABEL: concat_vector_v16i8:
1948 ; CHECK:       @ %bb.0:
1949 ; CHECK-NEXT:    vdup.8 q0, r0
1950 ; CHECK-NEXT:    bx lr
1951  %r = shufflevector <1 x i8> %a, <1 x i8> undef, <16 x i32> zeroinitializer
1952  ret <16 x i8> %r
1953 }