llvm/test/CodeGen/ARM/no-fpscr-liveness.ll

   1 ; RUN: llc -o - %s | FileCheck %s
   2 ; Make sure we do not try to compute liveness for FPSCR which in this case
   3 ; is read before being written to (this is fine because becase FPSCR is
   4 ; reserved).
   5 target triple = "thumbv7s-apple-ios"
   6
   7 %struct.wibble = type { double }
   8
   9 @global = common global i32 0, align 4
  10 @global.1 = common global i32 0, align 4
  11
  12 ; CHECK-LABEL: eggs:
  13 ; CHECK: sub sp, #8
  14 ; VMRS instruction comes before any other instruction writing FPSCR:
  15 ; CHECK-NOT: vcmp
  16 ; CHECK: vmrs {{r[0-9]}}, fpscr
  17 ; CHECK; vcmp
  18 ; ...
  19 ; CHECK: add sp, #8
  20 ; CHECK: bx lr
  21 define i32 @eggs(double* nocapture readnone %arg) {
  22 bb:
  23   %tmp = alloca %struct.wibble, align 4
  24   %tmp1 = bitcast %struct.wibble* %tmp to i8*
  25   %tmp2 = tail call i32 @llvm.flt.rounds()
  26   %tmp3 = ptrtoint %struct.wibble* %tmp to i32
  27   %tmp4 = sitofp i32 %tmp3 to double
  28   %tmp5 = fmul double %tmp4, 0x0123456789ABCDEF
  29   %tmp6 = fptosi double %tmp5 to i32
  30   %tmp7 = fcmp une double %tmp5, 0.000000e+00
  31   %tmp8 = sitofp i32 %tmp6 to double
  32   %tmp9 = fcmp une double %tmp5, %tmp8
  33   %tmp10 = and i1 %tmp7, %tmp9
  34   %tmp11 = sext i1 %tmp10 to i32
  35   %tmp12 = add nsw i32 %tmp11, %tmp6
  36   store i32 %tmp12, i32* @global, align 4
  37   %tmp13 = icmp ne i32 %tmp12, 0
  38   %tmp14 = icmp ne i32 %tmp2, 0
  39   %tmp15 = and i1 %tmp14, %tmp13
  40   br i1 %tmp15, label %bb16, label %bb18
  41
  42 bb16:                                             ; preds = %bb
  43   %tmp17 = load i32, i32* @global.1, align 4
  44   br label %bb18
  45
  46 bb18:                                             ; preds = %bb16, %bb
  47   ret i32 undef
  48 }
  49
  50 declare i32 @llvm.flt.rounds()
  51 declare i32 @zot(...)