[ORC] Add std::tuple support to SimplePackedSerialization.
[llvm-project.git] / llvm / test / CodeGen / Hexagon / autohvx / isel-undef-not-zero.ll
blobf8f0a7211a63dd23321c9a0ddfd0eb2dc80173b6
1 ; RUN: llc -march=hexagon -hexagon-hvx-widen=32 < %s | FileCheck %s
3 ; Check that we don't generate lots of vinserts (of 0 that should be undef).
4 ; CHECK: vinsert
5 ; CHECK: vinsert
6 ; CHECK-NOT: vinsert
8 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
9 target triple = "hexagon"
11 define dllexport void @f0(i8* noalias align 128 %a0) #0 {
12 b0:
13   %v0 = bitcast i8* %a0 to i32*
14   %v1 = getelementptr inbounds i32, i32* %v0, i32 undef
15   %v2 = bitcast i32* %v1 to <7 x i32>*
16   br label %b1
18 b1:                                               ; preds = %b0
19   %v3 = load i8, i8* undef, align 1
20   %v4 = insertelement <7 x i8> undef, i8 %v3, i32 0
21   %v5 = shufflevector <7 x i8> %v4, <7 x i8> undef, <7 x i32> zeroinitializer
22   %v6 = zext <7 x i8> %v5 to <7 x i32>
23   %v7 = load <7 x i8>, <7 x i8>* undef, align 1
24   %v8 = zext <7 x i8> %v7 to <7 x i32>
25   %v9 = mul nsw <7 x i32> %v6, %v8
26   %v10 = add nsw <7 x i32> %v9, zeroinitializer
27   store <7 x i32> %v10, <7 x i32>* %v2, align 4
28   ret void
31 attributes #0 = { nounwind "target-cpu"="hexagonv66" "target-features"="+hvx,+hvx-length128b" }