llvm/test/CodeGen/Mips/Fast-ISel/icmpbr1.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -march=mipsel -relocation-model=pic -O0 -fast-isel=true -mcpu=mips32r2 \
   3 ; RUN:     < %s -verify-machineinstrs | FileCheck %s
   4
   5
   6 define i32 @foobar(i32*) {
   7 bb0:
   8 ; CHECK-LABEL: foobar:
   9 ; CHECK:       # %bb.0: # %bb0
  10 ; CHECK:        lw $[[REG0:[0-9]+]], 0($4)
  11 ; CHECK-NEXT:   sltiu $[[REG1:[0-9]+]], $[[REG0]], 1
  12 ; CHECK:        sw $[[REG1]], [[SPILL:[0-9]+]]($sp) # 4-byte Folded Spill
  13   %1 = load  i32, i32* %0 , align 4
  14   %2 = icmp eq i32 %1, 0
  15   store atomic i32 0, i32* %0 monotonic, align 4
  16   br label %bb1
  17 bb1:
  18 ; CHECK:       # %bb.1: # %bb1
  19 ; CHECK-NEXT:    lw $[[REG2:[0-9]+]], [[SPILL]]($sp) # 4-byte Folded Reload
  20 ; CHECK-NEXT:    andi $[[REG3:[0-9]+]], $[[REG2]], 1
  21 ; CHECK-NEXT:    bgtz $[[REG3]], $BB0_3
  22   br i1 %2, label %bb2, label %bb3
  23 bb2:
  24 ; CHECK:         $BB0_3: # %bb2
  25 ; CHECK-NEXT:    addiu $2, $zero, 1
  26   ret i32 1
  27 bb3:
  28   ret i32 0
  29 }