llvm/test/CodeGen/Mips/msa/i5-b.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; Test the MSA intrinsics that are encoded with the I5 instruction format.
   3 ; There are lots of these so this covers those beginning with 'b'
   4
   5 ; RUN: llc -march=mips -mattr=+msa,+fp64,+mips32r2 -relocation-model=pic < %s | FileCheck %s
   6 ; RUN: llc -march=mipsel -mattr=+msa,+fp64,+mips32r2 -relocation-model=pic < %s | FileCheck %s
   7
   8 @llvm_mips_bclri_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
   9 @llvm_mips_bclri_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
  10
  11 define void @llvm_mips_bclri_b_test() nounwind {
  12 ; CHECK-LABEL: llvm_mips_bclri_b_test:
  13 ; CHECK:       # %bb.0: # %entry
  14 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
  15 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
  16 ; CHECK-NEXT:    addu $1, $2, $25
  17 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bclri_b_ARG1)($1)
  18 ; CHECK-NEXT:    ld.b $w0, 0($2)
  19 ; CHECK-NEXT:    andi.b $w0, $w0, 127
  20 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bclri_b_RES)($1)
  21 ; CHECK-NEXT:    jr $ra
  22 ; CHECK-NEXT:    st.b $w0, 0($1)
  23 entry:
  24   %0 = load <16 x i8>, <16 x i8>* @llvm_mips_bclri_b_ARG1
  25   %1 = tail call <16 x i8> @llvm.mips.bclri.b(<16 x i8> %0, i32 7)
  26   store <16 x i8> %1, <16 x i8>* @llvm_mips_bclri_b_RES
  27   ret void
  28 }
  29 declare <16 x i8> @llvm.mips.bclri.b(<16 x i8>, i32) nounwind
  30
  31 @llvm_mips_bclri_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
  32 @llvm_mips_bclri_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
  33
  34 define void @llvm_mips_bclri_h_test() nounwind {
  35 ; CHECK-LABEL: llvm_mips_bclri_h_test:
  36 ; CHECK:       # %bb.0: # %entry
  37 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
  38 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
  39 ; CHECK-NEXT:    addu $1, $2, $25
  40 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bclri_h_ARG1)($1)
  41 ; CHECK-NEXT:    ld.h $w0, 0($2)
  42 ; CHECK-NEXT:    bclri.h $w0, $w0, 7
  43 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bclri_h_RES)($1)
  44 ; CHECK-NEXT:    jr $ra
  45 ; CHECK-NEXT:    st.h $w0, 0($1)
  46 entry:
  47   %0 = load <8 x i16>, <8 x i16>* @llvm_mips_bclri_h_ARG1
  48   %1 = tail call <8 x i16> @llvm.mips.bclri.h(<8 x i16> %0, i32 7)
  49   store <8 x i16> %1, <8 x i16>* @llvm_mips_bclri_h_RES
  50   ret void
  51 }
  52 declare <8 x i16> @llvm.mips.bclri.h(<8 x i16>, i32) nounwind
  53
  54 @llvm_mips_bclri_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
  55 @llvm_mips_bclri_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
  56
  57 define void @llvm_mips_bclri_w_test() nounwind {
  58 ; CHECK-LABEL: llvm_mips_bclri_w_test:
  59 ; CHECK:       # %bb.0: # %entry
  60 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
  61 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
  62 ; CHECK-NEXT:    addu $1, $2, $25
  63 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bclri_w_ARG1)($1)
  64 ; CHECK-NEXT:    ld.w $w0, 0($2)
  65 ; CHECK-NEXT:    bclri.w $w0, $w0, 7
  66 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bclri_w_RES)($1)
  67 ; CHECK-NEXT:    jr $ra
  68 ; CHECK-NEXT:    st.w $w0, 0($1)
  69 entry:
  70   %0 = load <4 x i32>, <4 x i32>* @llvm_mips_bclri_w_ARG1
  71   %1 = tail call <4 x i32> @llvm.mips.bclri.w(<4 x i32> %0, i32 7)
  72   store <4 x i32> %1, <4 x i32>* @llvm_mips_bclri_w_RES
  73   ret void
  74 }
  75 declare <4 x i32> @llvm.mips.bclri.w(<4 x i32>, i32) nounwind
  76
  77 @llvm_mips_bclri_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
  78 @llvm_mips_bclri_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
  79
  80 define void @llvm_mips_bclri_d_test() nounwind {
  81 ; CHECK-LABEL: llvm_mips_bclri_d_test:
  82 ; CHECK:       # %bb.0: # %entry
  83 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
  84 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
  85 ; CHECK-NEXT:    addu $1, $2, $25
  86 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bclri_d_ARG1)($1)
  87 ; CHECK-NEXT:    ld.d $w0, 0($2)
  88 ; CHECK-NEXT:    bclri.d $w0, $w0, 7
  89 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bclri_d_RES)($1)
  90 ; CHECK-NEXT:    jr $ra
  91 ; CHECK-NEXT:    st.d $w0, 0($1)
  92 entry:
  93   %0 = load <2 x i64>, <2 x i64>* @llvm_mips_bclri_d_ARG1
  94   %1 = tail call <2 x i64> @llvm.mips.bclri.d(<2 x i64> %0, i32 7)
  95   store <2 x i64> %1, <2 x i64>* @llvm_mips_bclri_d_RES
  96   ret void
  97 }
  98 declare <2 x i64> @llvm.mips.bclri.d(<2 x i64>, i32) nounwind
  99
 100 @llvm_mips_binsli_b_ARG1 = global <16 x i8> zeroinitializer, align 16
 101 @llvm_mips_binsli_b_ARG2 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
 102 @llvm_mips_binsli_b_RES  = global <16 x i8> zeroinitializer, align 16
 103
 104 define void @llvm_mips_binsli_b_test() nounwind {
 105 ; CHECK-LABEL: llvm_mips_binsli_b_test:
 106 ; CHECK:       # %bb.0: # %entry
 107 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 108 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 109 ; CHECK-NEXT:    addu $1, $2, $25
 110 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsli_b_ARG1)($1)
 111 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsli_b_ARG2)($1)
 112 ; CHECK-NEXT:    ld.b $w0, 0($3)
 113 ; CHECK-NEXT:    ld.b $w1, 0($2)
 114 ; CHECK-NEXT:    binsli.b $w1, $w0, 6
 115 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsli_b_RES)($1)
 116 ; CHECK-NEXT:    jr $ra
 117 ; CHECK-NEXT:    st.b $w1, 0($1)
 118 entry:
 119   %0 = load <16 x i8>, <16 x i8>* @llvm_mips_binsli_b_ARG1
 120   %1 = load <16 x i8>, <16 x i8>* @llvm_mips_binsli_b_ARG2
 121   %2 = tail call <16 x i8> @llvm.mips.binsli.b(<16 x i8> %0, <16 x i8> %1, i32 6)
 122   store <16 x i8> %2, <16 x i8>* @llvm_mips_binsli_b_RES
 123   ret void
 124 }
 125 declare <16 x i8> @llvm.mips.binsli.b(<16 x i8>, <16 x i8>, i32) nounwind
 126
 127 @llvm_mips_binsli_h_ARG1 = global <8 x i16> zeroinitializer, align 16
 128 @llvm_mips_binsli_h_ARG2 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 129 @llvm_mips_binsli_h_RES  = global <8 x i16> zeroinitializer, align 16
 130
 131 define void @llvm_mips_binsli_h_test() nounwind {
 132 ; CHECK-LABEL: llvm_mips_binsli_h_test:
 133 ; CHECK:       # %bb.0: # %entry
 134 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 135 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 136 ; CHECK-NEXT:    addu $1, $2, $25
 137 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsli_h_ARG1)($1)
 138 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsli_h_ARG2)($1)
 139 ; CHECK-NEXT:    ld.h $w0, 0($3)
 140 ; CHECK-NEXT:    ld.h $w1, 0($2)
 141 ; CHECK-NEXT:    binsli.h $w1, $w0, 7
 142 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsli_h_RES)($1)
 143 ; CHECK-NEXT:    jr $ra
 144 ; CHECK-NEXT:    st.h $w1, 0($1)
 145 entry:
 146   %0 = load <8 x i16>, <8 x i16>* @llvm_mips_binsli_h_ARG1
 147   %1 = load <8 x i16>, <8 x i16>* @llvm_mips_binsli_h_ARG2
 148   %2 = tail call <8 x i16> @llvm.mips.binsli.h(<8 x i16> %0, <8 x i16> %1, i32 7)
 149   store <8 x i16> %2, <8 x i16>* @llvm_mips_binsli_h_RES
 150   ret void
 151 }
 152 declare <8 x i16> @llvm.mips.binsli.h(<8 x i16>, <8 x i16>, i32) nounwind
 153
 154 @llvm_mips_binsli_w_ARG1 = global <4 x i32> zeroinitializer, align 16
 155 @llvm_mips_binsli_w_ARG2 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 156 @llvm_mips_binsli_w_RES  = global <4 x i32> zeroinitializer, align 16
 157
 158 define void @llvm_mips_binsli_w_test() nounwind {
 159 ; CHECK-LABEL: llvm_mips_binsli_w_test:
 160 ; CHECK:       # %bb.0: # %entry
 161 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 162 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 163 ; CHECK-NEXT:    addu $1, $2, $25
 164 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsli_w_ARG1)($1)
 165 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsli_w_ARG2)($1)
 166 ; CHECK-NEXT:    ld.w $w0, 0($3)
 167 ; CHECK-NEXT:    ld.w $w1, 0($2)
 168 ; CHECK-NEXT:    binsli.w $w1, $w0, 7
 169 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsli_w_RES)($1)
 170 ; CHECK-NEXT:    jr $ra
 171 ; CHECK-NEXT:    st.w $w1, 0($1)
 172 entry:
 173   %0 = load <4 x i32>, <4 x i32>* @llvm_mips_binsli_w_ARG1
 174   %1 = load <4 x i32>, <4 x i32>* @llvm_mips_binsli_w_ARG2
 175   %2 = tail call <4 x i32> @llvm.mips.binsli.w(<4 x i32> %0, <4 x i32> %1, i32 7)
 176   store <4 x i32> %2, <4 x i32>* @llvm_mips_binsli_w_RES
 177   ret void
 178 }
 179 declare <4 x i32> @llvm.mips.binsli.w(<4 x i32>, <4 x i32>, i32) nounwind
 180
 181 @llvm_mips_binsli_d_ARG1 = global <2 x i64> zeroinitializer, align 16
 182 @llvm_mips_binsli_d_ARG2 = global <2 x i64> <i64 0, i64 1>, align 16
 183 @llvm_mips_binsli_d_RES  = global <2 x i64> zeroinitializer, align 16
 184
 185 define void @llvm_mips_binsli_d_test() nounwind {
 186 ; CHECK-LABEL: llvm_mips_binsli_d_test:
 187 ; CHECK:       # %bb.0: # %entry
 188 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 189 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 190 ; CHECK-NEXT:    addu $1, $2, $25
 191 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsli_d_ARG1)($1)
 192 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsli_d_ARG2)($1)
 193 ; CHECK-NEXT:    ld.d $w0, 0($3)
 194 ; CHECK-NEXT:    ld.d $w1, 0($2)
 195 ; CHECK-NEXT:    binsli.d $w1, $w0, 61
 196 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsli_d_RES)($1)
 197 ; CHECK-NEXT:    jr $ra
 198 ; CHECK-NEXT:    st.d $w1, 0($1)
 199 entry:
 200   %0 = load <2 x i64>, <2 x i64>* @llvm_mips_binsli_d_ARG1
 201   %1 = load <2 x i64>, <2 x i64>* @llvm_mips_binsli_d_ARG2
 202   ; TODO: We use a particularly wide mask here to work around a legalization
 203   ;       issue. If the mask doesn't fit within a 10-bit immediate, it gets
 204   ;       legalized into a constant pool. We should add a test to cover the
 205   ;       other cases once they correctly select binsli.d.
 206   %2 = tail call <2 x i64> @llvm.mips.binsli.d(<2 x i64> %0, <2 x i64> %1, i32 61)
 207   store <2 x i64> %2, <2 x i64>* @llvm_mips_binsli_d_RES
 208   ret void
 209 }
 210 declare <2 x i64> @llvm.mips.binsli.d(<2 x i64>, <2 x i64>, i32) nounwind
 211
 212 @llvm_mips_binsri_b_ARG1 = global <16 x i8> zeroinitializer, align 16
 213 @llvm_mips_binsri_b_ARG2 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
 214 @llvm_mips_binsri_b_RES  = global <16 x i8> zeroinitializer, align 16
 215
 216 define void @llvm_mips_binsri_b_test() nounwind {
 217 ; CHECK-LABEL: llvm_mips_binsri_b_test:
 218 ; CHECK:       # %bb.0: # %entry
 219 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 220 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 221 ; CHECK-NEXT:    addu $1, $2, $25
 222 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsri_b_ARG1)($1)
 223 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsri_b_ARG2)($1)
 224 ; CHECK-NEXT:    ld.b $w0, 0($3)
 225 ; CHECK-NEXT:    ld.b $w1, 0($2)
 226 ; CHECK-NEXT:    binsri.b $w1, $w0, 6
 227 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsri_b_RES)($1)
 228 ; CHECK-NEXT:    jr $ra
 229 ; CHECK-NEXT:    st.b $w1, 0($1)
 230 entry:
 231   %0 = load <16 x i8>, <16 x i8>* @llvm_mips_binsri_b_ARG1
 232   %1 = load <16 x i8>, <16 x i8>* @llvm_mips_binsri_b_ARG2
 233   %2 = tail call <16 x i8> @llvm.mips.binsri.b(<16 x i8> %0, <16 x i8> %1, i32 6)
 234   store <16 x i8> %2, <16 x i8>* @llvm_mips_binsri_b_RES
 235   ret void
 236 }
 237 declare <16 x i8> @llvm.mips.binsri.b(<16 x i8>, <16 x i8>, i32) nounwind
 238
 239 @llvm_mips_binsri_h_ARG1 = global <8 x i16> zeroinitializer, align 16
 240 @llvm_mips_binsri_h_ARG2 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 241 @llvm_mips_binsri_h_RES  = global <8 x i16> zeroinitializer, align 16
 242
 243 define void @llvm_mips_binsri_h_test() nounwind {
 244 ; CHECK-LABEL: llvm_mips_binsri_h_test:
 245 ; CHECK:       # %bb.0: # %entry
 246 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 247 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 248 ; CHECK-NEXT:    addu $1, $2, $25
 249 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsri_h_ARG1)($1)
 250 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsri_h_ARG2)($1)
 251 ; CHECK-NEXT:    ld.h $w0, 0($3)
 252 ; CHECK-NEXT:    ld.h $w1, 0($2)
 253 ; CHECK-NEXT:    binsri.h $w1, $w0, 7
 254 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsri_h_RES)($1)
 255 ; CHECK-NEXT:    jr $ra
 256 ; CHECK-NEXT:    st.h $w1, 0($1)
 257 entry:
 258   %0 = load <8 x i16>, <8 x i16>* @llvm_mips_binsri_h_ARG1
 259   %1 = load <8 x i16>, <8 x i16>* @llvm_mips_binsri_h_ARG2
 260   %2 = tail call <8 x i16> @llvm.mips.binsri.h(<8 x i16> %0, <8 x i16> %1, i32 7)
 261   store <8 x i16> %2, <8 x i16>* @llvm_mips_binsri_h_RES
 262   ret void
 263 }
 264 declare <8 x i16> @llvm.mips.binsri.h(<8 x i16>, <8 x i16>, i32) nounwind
 265
 266 @llvm_mips_binsri_w_ARG1 = global <4 x i32> zeroinitializer, align 16
 267 @llvm_mips_binsri_w_ARG2 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 268 @llvm_mips_binsri_w_RES  = global <4 x i32> zeroinitializer, align 16
 269
 270 define void @llvm_mips_binsri_w_test() nounwind {
 271 ; CHECK-LABEL: llvm_mips_binsri_w_test:
 272 ; CHECK:       # %bb.0: # %entry
 273 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 274 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 275 ; CHECK-NEXT:    addu $1, $2, $25
 276 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsri_w_ARG1)($1)
 277 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsri_w_ARG2)($1)
 278 ; CHECK-NEXT:    ld.w $w0, 0($3)
 279 ; CHECK-NEXT:    ld.w $w1, 0($2)
 280 ; CHECK-NEXT:    binsri.w $w1, $w0, 7
 281 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsri_w_RES)($1)
 282 ; CHECK-NEXT:    jr $ra
 283 ; CHECK-NEXT:    st.w $w1, 0($1)
 284 entry:
 285   %0 = load <4 x i32>, <4 x i32>* @llvm_mips_binsri_w_ARG1
 286   %1 = load <4 x i32>, <4 x i32>* @llvm_mips_binsri_w_ARG2
 287   %2 = tail call <4 x i32> @llvm.mips.binsri.w(<4 x i32> %0, <4 x i32> %1, i32 7)
 288   store <4 x i32> %2, <4 x i32>* @llvm_mips_binsri_w_RES
 289   ret void
 290 }
 291 declare <4 x i32> @llvm.mips.binsri.w(<4 x i32>, <4 x i32>, i32) nounwind
 292
 293 @llvm_mips_binsri_d_ARG1 = global <2 x i64> zeroinitializer, align 16
 294 @llvm_mips_binsri_d_ARG2 = global <2 x i64> <i64 0, i64 1>, align 16
 295 @llvm_mips_binsri_d_RES  = global <2 x i64> zeroinitializer, align 16
 296
 297 define void @llvm_mips_binsri_d_test() nounwind {
 298 ; CHECK-LABEL: llvm_mips_binsri_d_test:
 299 ; CHECK:       # %bb.0: # %entry
 300 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 301 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 302 ; CHECK-NEXT:    addu $1, $2, $25
 303 ; CHECK-NEXT:    lw $2, %got(llvm_mips_binsri_d_ARG1)($1)
 304 ; CHECK-NEXT:    lw $3, %got(llvm_mips_binsri_d_ARG2)($1)
 305 ; CHECK-NEXT:    ld.d $w0, 0($3)
 306 ; CHECK-NEXT:    ld.d $w1, 0($2)
 307 ; CHECK-NEXT:    binsri.d $w1, $w0, 7
 308 ; CHECK-NEXT:    lw $1, %got(llvm_mips_binsri_d_RES)($1)
 309 ; CHECK-NEXT:    jr $ra
 310 ; CHECK-NEXT:    st.d $w1, 0($1)
 311 entry:
 312   %0 = load <2 x i64>, <2 x i64>* @llvm_mips_binsri_d_ARG1
 313   %1 = load <2 x i64>, <2 x i64>* @llvm_mips_binsri_d_ARG2
 314   %2 = tail call <2 x i64> @llvm.mips.binsri.d(<2 x i64> %0, <2 x i64> %1, i32 7)
 315   store <2 x i64> %2, <2 x i64>* @llvm_mips_binsri_d_RES
 316   ret void
 317 }
 318 declare <2 x i64> @llvm.mips.binsri.d(<2 x i64>, <2 x i64>, i32) nounwind
 319
 320 @llvm_mips_bnegi_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
 321 @llvm_mips_bnegi_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
 322
 323 define void @llvm_mips_bnegi_b_test() nounwind {
 324 ; CHECK-LABEL: llvm_mips_bnegi_b_test:
 325 ; CHECK:       # %bb.0: # %entry
 326 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 327 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 328 ; CHECK-NEXT:    addu $1, $2, $25
 329 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bnegi_b_ARG1)($1)
 330 ; CHECK-NEXT:    ld.b $w0, 0($2)
 331 ; CHECK-NEXT:    bnegi.b $w0, $w0, 7
 332 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bnegi_b_RES)($1)
 333 ; CHECK-NEXT:    jr $ra
 334 ; CHECK-NEXT:    st.b $w0, 0($1)
 335 entry:
 336   %0 = load <16 x i8>, <16 x i8>* @llvm_mips_bnegi_b_ARG1
 337   %1 = tail call <16 x i8> @llvm.mips.bnegi.b(<16 x i8> %0, i32 7)
 338   store <16 x i8> %1, <16 x i8>* @llvm_mips_bnegi_b_RES
 339   ret void
 340 }
 341 declare <16 x i8> @llvm.mips.bnegi.b(<16 x i8>, i32) nounwind
 342
 343 @llvm_mips_bnegi_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 344 @llvm_mips_bnegi_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 345
 346 define void @llvm_mips_bnegi_h_test() nounwind {
 347 ; CHECK-LABEL: llvm_mips_bnegi_h_test:
 348 ; CHECK:       # %bb.0: # %entry
 349 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 350 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 351 ; CHECK-NEXT:    addu $1, $2, $25
 352 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bnegi_h_ARG1)($1)
 353 ; CHECK-NEXT:    ld.h $w0, 0($2)
 354 ; CHECK-NEXT:    bnegi.h $w0, $w0, 7
 355 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bnegi_h_RES)($1)
 356 ; CHECK-NEXT:    jr $ra
 357 ; CHECK-NEXT:    st.h $w0, 0($1)
 358 entry:
 359   %0 = load <8 x i16>, <8 x i16>* @llvm_mips_bnegi_h_ARG1
 360   %1 = tail call <8 x i16> @llvm.mips.bnegi.h(<8 x i16> %0, i32 7)
 361   store <8 x i16> %1, <8 x i16>* @llvm_mips_bnegi_h_RES
 362   ret void
 363 }
 364 declare <8 x i16> @llvm.mips.bnegi.h(<8 x i16>, i32) nounwind
 365
 366 @llvm_mips_bnegi_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 367 @llvm_mips_bnegi_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 368
 369 define void @llvm_mips_bnegi_w_test() nounwind {
 370 ; CHECK-LABEL: llvm_mips_bnegi_w_test:
 371 ; CHECK:       # %bb.0: # %entry
 372 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 373 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 374 ; CHECK-NEXT:    addu $1, $2, $25
 375 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bnegi_w_ARG1)($1)
 376 ; CHECK-NEXT:    ld.w $w0, 0($2)
 377 ; CHECK-NEXT:    bnegi.w $w0, $w0, 7
 378 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bnegi_w_RES)($1)
 379 ; CHECK-NEXT:    jr $ra
 380 ; CHECK-NEXT:    st.w $w0, 0($1)
 381 entry:
 382   %0 = load <4 x i32>, <4 x i32>* @llvm_mips_bnegi_w_ARG1
 383   %1 = tail call <4 x i32> @llvm.mips.bnegi.w(<4 x i32> %0, i32 7)
 384   store <4 x i32> %1, <4 x i32>* @llvm_mips_bnegi_w_RES
 385   ret void
 386 }
 387 declare <4 x i32> @llvm.mips.bnegi.w(<4 x i32>, i32) nounwind
 388
 389 @llvm_mips_bnegi_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 390 @llvm_mips_bnegi_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 391
 392 define void @llvm_mips_bnegi_d_test() nounwind {
 393 ; CHECK-LABEL: llvm_mips_bnegi_d_test:
 394 ; CHECK:       # %bb.0: # %entry
 395 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 396 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 397 ; CHECK-NEXT:    addu $1, $2, $25
 398 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bnegi_d_ARG1)($1)
 399 ; CHECK-NEXT:    ld.d $w0, 0($2)
 400 ; CHECK-NEXT:    bnegi.d $w0, $w0, 7
 401 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bnegi_d_RES)($1)
 402 ; CHECK-NEXT:    jr $ra
 403 ; CHECK-NEXT:    st.d $w0, 0($1)
 404 entry:
 405   %0 = load <2 x i64>, <2 x i64>* @llvm_mips_bnegi_d_ARG1
 406   %1 = tail call <2 x i64> @llvm.mips.bnegi.d(<2 x i64> %0, i32 7)
 407   store <2 x i64> %1, <2 x i64>* @llvm_mips_bnegi_d_RES
 408   ret void
 409 }
 410 declare <2 x i64> @llvm.mips.bnegi.d(<2 x i64>, i32) nounwind
 411
 412 @llvm_mips_bseti_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
 413 @llvm_mips_bseti_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
 414
 415 define void @llvm_mips_bseti_b_test() nounwind {
 416 ; CHECK-LABEL: llvm_mips_bseti_b_test:
 417 ; CHECK:       # %bb.0: # %entry
 418 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 419 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 420 ; CHECK-NEXT:    addu $1, $2, $25
 421 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bseti_b_ARG1)($1)
 422 ; CHECK-NEXT:    ld.b $w0, 0($2)
 423 ; CHECK-NEXT:    bseti.b $w0, $w0, 7
 424 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bseti_b_RES)($1)
 425 ; CHECK-NEXT:    jr $ra
 426 ; CHECK-NEXT:    st.b $w0, 0($1)
 427 entry:
 428   %0 = load <16 x i8>, <16 x i8>* @llvm_mips_bseti_b_ARG1
 429   %1 = tail call <16 x i8> @llvm.mips.bseti.b(<16 x i8> %0, i32 7)
 430   store <16 x i8> %1, <16 x i8>* @llvm_mips_bseti_b_RES
 431   ret void
 432 }
 433 declare <16 x i8> @llvm.mips.bseti.b(<16 x i8>, i32) nounwind
 434
 435 @llvm_mips_bseti_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 436 @llvm_mips_bseti_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 437
 438 define void @llvm_mips_bseti_h_test() nounwind {
 439 ; CHECK-LABEL: llvm_mips_bseti_h_test:
 440 ; CHECK:       # %bb.0: # %entry
 441 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 442 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 443 ; CHECK-NEXT:    addu $1, $2, $25
 444 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bseti_h_ARG1)($1)
 445 ; CHECK-NEXT:    ld.h $w0, 0($2)
 446 ; CHECK-NEXT:    bseti.h $w0, $w0, 7
 447 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bseti_h_RES)($1)
 448 ; CHECK-NEXT:    jr $ra
 449 ; CHECK-NEXT:    st.h $w0, 0($1)
 450 entry:
 451   %0 = load <8 x i16>, <8 x i16>* @llvm_mips_bseti_h_ARG1
 452   %1 = tail call <8 x i16> @llvm.mips.bseti.h(<8 x i16> %0, i32 7)
 453   store <8 x i16> %1, <8 x i16>* @llvm_mips_bseti_h_RES
 454   ret void
 455 }
 456 declare <8 x i16> @llvm.mips.bseti.h(<8 x i16>, i32) nounwind
 457
 458 @llvm_mips_bseti_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 459 @llvm_mips_bseti_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 460
 461 define void @llvm_mips_bseti_w_test() nounwind {
 462 ; CHECK-LABEL: llvm_mips_bseti_w_test:
 463 ; CHECK:       # %bb.0: # %entry
 464 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 465 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 466 ; CHECK-NEXT:    addu $1, $2, $25
 467 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bseti_w_ARG1)($1)
 468 ; CHECK-NEXT:    ld.w $w0, 0($2)
 469 ; CHECK-NEXT:    bseti.w $w0, $w0, 7
 470 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bseti_w_RES)($1)
 471 ; CHECK-NEXT:    jr $ra
 472 ; CHECK-NEXT:    st.w $w0, 0($1)
 473 entry:
 474   %0 = load <4 x i32>, <4 x i32>* @llvm_mips_bseti_w_ARG1
 475   %1 = tail call <4 x i32> @llvm.mips.bseti.w(<4 x i32> %0, i32 7)
 476   store <4 x i32> %1, <4 x i32>* @llvm_mips_bseti_w_RES
 477   ret void
 478 }
 479 declare <4 x i32> @llvm.mips.bseti.w(<4 x i32>, i32) nounwind
 480
 481 @llvm_mips_bseti_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 482 @llvm_mips_bseti_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 483
 484 define void @llvm_mips_bseti_d_test() nounwind {
 485 ; CHECK-LABEL: llvm_mips_bseti_d_test:
 486 ; CHECK:       # %bb.0: # %entry
 487 ; CHECK-NEXT:    lui $2, %hi(_gp_disp)
 488 ; CHECK-NEXT:    addiu $2, $2, %lo(_gp_disp)
 489 ; CHECK-NEXT:    addu $1, $2, $25
 490 ; CHECK-NEXT:    lw $2, %got(llvm_mips_bseti_d_ARG1)($1)
 491 ; CHECK-NEXT:    ld.d $w0, 0($2)
 492 ; CHECK-NEXT:    bseti.d $w0, $w0, 7
 493 ; CHECK-NEXT:    lw $1, %got(llvm_mips_bseti_d_RES)($1)
 494 ; CHECK-NEXT:    jr $ra
 495 ; CHECK-NEXT:    st.d $w0, 0($1)
 496 entry:
 497   %0 = load <2 x i64>, <2 x i64>* @llvm_mips_bseti_d_ARG1
 498   %1 = tail call <2 x i64> @llvm.mips.bseti.d(<2 x i64> %0, i32 7)
 499   store <2 x i64> %1, <2 x i64>* @llvm_mips_bseti_d_RES
 500   ret void
 501 }
 502 declare <2 x i64> @llvm.mips.bseti.d(<2 x i64>, i32) nounwind