llvm/test/CodeGen/PowerPC/O3-pipeline.ll

   1 ; RUN: llc --debugify-and-strip-all-safe=0 -mtriple=powerpc64-- -O3 \
   2 ; RUN:   -debug-pass=Structure < %s -o /dev/null 2>&1 | \
   3 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
   4
   5 ; REQUIRES: asserts
   6 ; CHECK-LABEL: Pass Arguments:
   7 ; CHECK-NEXT: Target Library Information
   8 ; CHECK-NEXT: Target Pass Configuration
   9 ; CHECK-NEXT: Machine Module Information
  10 ; CHECK-NEXT: Target Transform Information
  11 ; CHECK-NEXT: Assumption Cache Tracker
  12 ; CHECK-NEXT: Type-Based Alias Analysis
  13 ; CHECK-NEXT: Scoped NoAlias Alias Analysis
  14 ; CHECK-NEXT: Profile summary info
  15 ; CHECK-NEXT: Create Garbage Collector Module Metadata
  16 ; CHECK-NEXT: Machine Branch Probability Analysis
  17 ; CHECK-NEXT:   ModulePass Manager
  18 ; CHECK-NEXT:     Pre-ISel Intrinsic Lowering
  19 ; CHECK-NEXT:     FunctionPass Manager
  20 ; CHECK-NEXT:       Convert i1 constants to i32/i64 if they are returned
  21 ; CHECK-NEXT:       Expand Atomic instructions
  22 ; CHECK-NEXT:     PPC Lower MASS Entries
  23 ; CHECK-NEXT:     FunctionPass Manager
  24 ; CHECK-NEXT:       Dominator Tree Construction
  25 ; CHECK-NEXT:       Natural Loop Information
  26 ; CHECK-NEXT:       Scalar Evolution Analysis
  27 ; CHECK-NEXT:       Split GEPs to a variadic base and a constant offset for better CSE
  28 ; CHECK-NEXT:       Early CSE
  29 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  30 ; CHECK-NEXT:       Function Alias Analysis Results
  31 ; CHECK-NEXT:       Memory SSA
  32 ; CHECK-NEXT:       Canonicalize natural loops
  33 ; CHECK-NEXT:       LCSSA Verifier
  34 ; CHECK-NEXT:       Loop-Closed SSA Form Pass
  35 ; CHECK-NEXT:       Scalar Evolution Analysis
  36 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  37 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  38 ; CHECK-NEXT:       Loop Pass Manager
  39 ; CHECK-NEXT:         Loop Invariant Code Motion
  40 ; CHECK-NEXT:       Module Verifier
  41 ; CHECK-NEXT:       Loop Pass Manager
  42 ; CHECK-NEXT:         Canonicalize Freeze Instructions in Loops
  43 ; CHECK-NEXT:         Induction Variable Users
  44 ; CHECK-NEXT:         Loop Strength Reduction
  45 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  46 ; CHECK-NEXT:       Function Alias Analysis Results
  47 ; CHECK-NEXT:       Merge contiguous icmps into a memcmp
  48 ; CHECK-NEXT:       Natural Loop Information
  49 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  50 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  51 ; CHECK-NEXT:       Expand memcmp() to load/stores
  52 ; CHECK-NEXT:       Lower Garbage Collection Instructions
  53 ; CHECK-NEXT:       Shadow Stack GC Lowering
  54 ; CHECK-NEXT:       Lower constant intrinsics
  55 ; CHECK-NEXT:       Remove unreachable blocks from the CFG
  56 ; CHECK-NEXT:       Natural Loop Information
  57 ; CHECK-NEXT:       Post-Dominator Tree Construction
  58 ; CHECK-NEXT:       Branch Probability Analysis
  59 ; CHECK-NEXT:       Block Frequency Analysis
  60 ; CHECK-NEXT:       Constant Hoisting
  61 ; CHECK-NEXT:       Replace intrinsics with calls to vector library
  62 ; CHECK-NEXT:       Partially inline calls to library functions
  63 ; CHECK-NEXT:       Expand vector predication intrinsics
  64 ; CHECK-NEXT:       Scalarize Masked Memory Intrinsics
  65 ; CHECK-NEXT:       Expand reduction intrinsics
  66 ; CHECK-NEXT:       Natural Loop Information
  67 ; CHECK-NEXT:       CodeGen Prepare
  68 ; CHECK-NEXT:       Dominator Tree Construction
  69 ; CHECK-NEXT:       Exception handling preparation
  70 ; CHECK-NEXT:       Natural Loop Information
  71 ; CHECK-NEXT:       Scalar Evolution Analysis
  72 ; CHECK-NEXT:       Prepare loop for ppc preferred instruction forms
  73 ; CHECK-NEXT:       Scalar Evolution Analysis
  74 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  75 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  76 ; CHECK-NEXT:       Optimization Remark Emitter
  77 ; CHECK-NEXT:       Hardware Loop Insertion
  78 ; CHECK-NEXT:       Safe Stack instrumentation pass
  79 ; CHECK-NEXT:       Insert stack protectors
  80 ; CHECK-NEXT:       Module Verifier
  81 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  82 ; CHECK-NEXT:       Function Alias Analysis Results
  83 ; CHECK-NEXT:       Natural Loop Information
  84 ; CHECK-NEXT:       Post-Dominator Tree Construction
  85 ; CHECK-NEXT:       Branch Probability Analysis
  86 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  87 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  88 ; CHECK-NEXT:       PowerPC DAG->DAG Pattern Instruction Selection
  89 ; CHECK-NEXT:       MachineDominator Tree Construction
  90 ; CHECK-NEXT:       PowerPC CTR Loops Verify
  91 ; CHECK-NEXT:       PowerPC VSX Copy Legalization
  92 ; CHECK-NEXT:       Finalize ISel and expand pseudo-instructions
  93 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
  94 ; CHECK-NEXT:       Early Tail Duplication
  95 ; CHECK-NEXT:       Optimize machine instruction PHIs
  96 ; CHECK-NEXT:       Slot index numbering
  97 ; CHECK-NEXT:       Merge disjoint stack slots
  98 ; CHECK-NEXT:       Local Stack Slot Allocation
  99 ; CHECK-NEXT:       Remove dead machine instructions
 100 ; CHECK-NEXT:       MachineDominator Tree Construction
 101 ; CHECK-NEXT:       Machine Natural Loop Construction
 102 ; CHECK-NEXT:       Machine Trace Metrics
 103 ; CHECK-NEXT:       Early If-Conversion
 104 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 105 ; CHECK-NEXT:       Machine InstCombiner
 106 ; CHECK-NEXT:       Machine Block Frequency Analysis
 107 ; CHECK-NEXT:       Early Machine Loop Invariant Code Motion
 108 ; CHECK-NEXT:       MachineDominator Tree Construction
 109 ; CHECK-NEXT:       Machine Block Frequency Analysis
 110 ; CHECK-NEXT:       Machine Common Subexpression Elimination
 111 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 112 ; CHECK-NEXT:       Machine code sinking
 113 ; CHECK-NEXT:       Peephole Optimizations
 114 ; CHECK-NEXT:       Remove dead machine instructions
 115 ; CHECK-NEXT:       MachineDominator Tree Construction
 116 ; CHECK-NEXT:       PowerPC Reduce CR logical Operation
 117 ; CHECK-NEXT:       MachineDominator Tree Construction
 118 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 119 ; CHECK-NEXT:       Machine Natural Loop Construction
 120 ; CHECK-NEXT:       Machine Block Frequency Analysis
 121 ; CHECK-NEXT:       PowerPC MI Peephole Optimization
 122 ; CHECK-NEXT:       Remove dead machine instructions
 123 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 124 ; CHECK-NEXT:       Live Variable Analysis
 125 ; CHECK-NEXT:       Slot index numbering
 126 ; CHECK-NEXT:       Live Interval Analysis
 127 ; CHECK-NEXT:       PowerPC TLS Dynamic Call Fixup
 128 ; CHECK-NEXT:       PowerPC TOC Register Dependencies
 129 ; CHECK-NEXT:       MachineDominator Tree Construction
 130 ; CHECK-NEXT:       Machine Natural Loop Construction
 131 ; CHECK-NEXT:       Slot index numbering
 132 ; CHECK-NEXT:       Live Interval Analysis
 133 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 134 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 135 ; CHECK-NEXT:       Modulo Software Pipelining
 136 ; CHECK-NEXT:       Detect Dead Lanes
 137 ; CHECK-NEXT:       Process Implicit Definitions
 138 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 139 ; CHECK-NEXT:       Live Variable Analysis
 140 ; CHECK-NEXT:       MachineDominator Tree Construction
 141 ; CHECK-NEXT:       Machine Natural Loop Construction
 142 ; CHECK-NEXT:       Eliminate PHI nodes for register allocation
 143 ; CHECK-NEXT:       Two-Address instruction pass
 144 ; CHECK-NEXT:       Slot index numbering
 145 ; CHECK-NEXT:       Live Interval Analysis
 146 ; CHECK-NEXT:       Simple Register Coalescing
 147 ; CHECK-NEXT:       Rename Disconnected Subregister Components
 148 ; CHECK-NEXT:       Machine Instruction Scheduler
 149 ; CHECK-NEXT:       PowerPC VSX FMA Mutation
 150 ; CHECK-NEXT:       Machine Natural Loop Construction
 151 ; CHECK-NEXT:       Machine Block Frequency Analysis
 152 ; CHECK-NEXT:       Debug Variable Analysis
 153 ; CHECK-NEXT:       Live Stack Slot Analysis
 154 ; CHECK-NEXT:       Virtual Register Map
 155 ; CHECK-NEXT:       Live Register Matrix
 156 ; CHECK-NEXT:       Bundle Machine CFG Edges
 157 ; CHECK-NEXT:       Spill Code Placement Analysis
 158 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 159 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 160 ; CHECK-NEXT:       Greedy Register Allocator
 161 ; CHECK-NEXT:       Virtual Register Rewriter
 162 ; CHECK-NEXT:       Stack Slot Coloring
 163 ; CHECK-NEXT:       Machine Copy Propagation Pass
 164 ; CHECK-NEXT:       Machine Loop Invariant Code Motion
 165 ; CHECK-NEXT:       Remove Redundant DEBUG_VALUE analysis
 166 ; CHECK-NEXT:       Fixup Statepoint Caller Saved
 167 ; CHECK-NEXT:       PostRA Machine Sink
 168 ; CHECK-NEXT:       Machine Block Frequency Analysis
 169 ; CHECK-NEXT:       MachineDominator Tree Construction
 170 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 171 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 172 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 173 ; CHECK-NEXT:       Shrink Wrapping analysis
 174 ; CHECK-NEXT:       Prologue/Epilogue Insertion & Frame Finalization
 175 ; CHECK-NEXT:       Control Flow Optimizer
 176 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 177 ; CHECK-NEXT:       Tail Duplication
 178 ; CHECK-NEXT:       Machine Copy Propagation Pass
 179 ; CHECK-NEXT:       Post-RA pseudo instruction expansion pass
 180 ; CHECK-NEXT:       MachineDominator Tree Construction
 181 ; CHECK-NEXT:       Machine Natural Loop Construction
 182 ; CHECK-NEXT:       Machine Block Frequency Analysis
 183 ; CHECK-NEXT:       If Converter
 184 ; CHECK-NEXT:       MachineDominator Tree Construction
 185 ; CHECK-NEXT:       Machine Natural Loop Construction
 186 ; CHECK-NEXT:       PostRA Machine Instruction Scheduler
 187 ; CHECK-NEXT:       Analyze Machine Code For Garbage Collection
 188 ; CHECK-NEXT:       Machine Block Frequency Analysis
 189 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 190 ; CHECK-NEXT:       Branch Probability Basic Block Placement
 191 ; CHECK-NEXT:       Insert fentry calls
 192 ; CHECK-NEXT:       Insert XRay ops
 193 ; CHECK-NEXT:       Implement the 'patchable-function' attribute
 194 ; CHECK-NEXT:       PowerPC Pre-Emit Peephole
 195 ; CHECK-NEXT:       PowerPC Expand ISEL Generation
 196 ; CHECK-NEXT:       PowerPC Early-Return Creation
 197 ; CHECK-NEXT:       Contiguously Lay Out Funclets
 198 ; CHECK-NEXT:       StackMap Liveness Analysis
 199 ; CHECK-NEXT:       Live DEBUG_VALUE analysis
 200 ; CHECK-NEXT:       PowerPC Expand Atomic
 201 ; CHECK-NEXT:       PowerPC Branch Selector
 202 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 203 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 204 ; CHECK-NEXT:       Linux PPC Assembly Printer
 205 ; CHECK-NEXT:       Free MachineFunction
 206
 207 define void @f() {
 208   ret void
 209 }