llvm/test/CodeGen/RISCV/half-arith.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+experimental-zfh -verify-machineinstrs \
   3 ; RUN:   -target-abi ilp32f < %s \
   4 ; RUN:   | FileCheck -check-prefix=RV32IZFH %s
   5 ; RUN: llc -mtriple=riscv64 -mattr=+experimental-zfh -verify-machineinstrs \
   6 ; RUN:   -target-abi lp64f < %s \
   7 ; RUN:   | FileCheck -check-prefix=RV64IZFH %s
   8
   9 ; These tests are each targeted at a particular RISC-V FPU instruction. Most
  10 ; other files in this folder exercise LLVM IR instructions that don't directly
  11 ; match a RISC-V instruction.
  12
  13 define half @fadd_s(half %a, half %b) nounwind {
  14 ; RV32IZFH-LABEL: fadd_s:
  15 ; RV32IZFH:       # %bb.0:
  16 ; RV32IZFH-NEXT:    fadd.h fa0, fa0, fa1
  17 ; RV32IZFH-NEXT:    ret
  18 ;
  19 ; RV64IZFH-LABEL: fadd_s:
  20 ; RV64IZFH:       # %bb.0:
  21 ; RV64IZFH-NEXT:    fadd.h fa0, fa0, fa1
  22 ; RV64IZFH-NEXT:    ret
  23   %1 = fadd half %a, %b
  24   ret half %1
  25 }
  26
  27 define half @fsub_s(half %a, half %b) nounwind {
  28 ; RV32IZFH-LABEL: fsub_s:
  29 ; RV32IZFH:       # %bb.0:
  30 ; RV32IZFH-NEXT:    fsub.h fa0, fa0, fa1
  31 ; RV32IZFH-NEXT:    ret
  32 ;
  33 ; RV64IZFH-LABEL: fsub_s:
  34 ; RV64IZFH:       # %bb.0:
  35 ; RV64IZFH-NEXT:    fsub.h fa0, fa0, fa1
  36 ; RV64IZFH-NEXT:    ret
  37   %1 = fsub half %a, %b
  38   ret half %1
  39 }
  40
  41 define half @fmul_s(half %a, half %b) nounwind {
  42 ; RV32IZFH-LABEL: fmul_s:
  43 ; RV32IZFH:       # %bb.0:
  44 ; RV32IZFH-NEXT:    fmul.h fa0, fa0, fa1
  45 ; RV32IZFH-NEXT:    ret
  46 ;
  47 ; RV64IZFH-LABEL: fmul_s:
  48 ; RV64IZFH:       # %bb.0:
  49 ; RV64IZFH-NEXT:    fmul.h fa0, fa0, fa1
  50 ; RV64IZFH-NEXT:    ret
  51   %1 = fmul half %a, %b
  52   ret half %1
  53 }
  54
  55 define half @fdiv_s(half %a, half %b) nounwind {
  56 ; RV32IZFH-LABEL: fdiv_s:
  57 ; RV32IZFH:       # %bb.0:
  58 ; RV32IZFH-NEXT:    fdiv.h fa0, fa0, fa1
  59 ; RV32IZFH-NEXT:    ret
  60 ;
  61 ; RV64IZFH-LABEL: fdiv_s:
  62 ; RV64IZFH:       # %bb.0:
  63 ; RV64IZFH-NEXT:    fdiv.h fa0, fa0, fa1
  64 ; RV64IZFH-NEXT:    ret
  65   %1 = fdiv half %a, %b
  66   ret half %1
  67 }
  68
  69 declare half @llvm.sqrt.f16(half)
  70
  71 define half @fsqrt_s(half %a) nounwind {
  72 ; RV32IZFH-LABEL: fsqrt_s:
  73 ; RV32IZFH:       # %bb.0:
  74 ; RV32IZFH-NEXT:    fsqrt.h fa0, fa0
  75 ; RV32IZFH-NEXT:    ret
  76 ;
  77 ; RV64IZFH-LABEL: fsqrt_s:
  78 ; RV64IZFH:       # %bb.0:
  79 ; RV64IZFH-NEXT:    fsqrt.h fa0, fa0
  80 ; RV64IZFH-NEXT:    ret
  81   %1 = call half @llvm.sqrt.f16(half %a)
  82   ret half %1
  83 }
  84
  85 declare half @llvm.copysign.f16(half, half)
  86
  87 define half @fsgnj_s(half %a, half %b) nounwind {
  88 ; RV32IZFH-LABEL: fsgnj_s:
  89 ; RV32IZFH:       # %bb.0:
  90 ; RV32IZFH-NEXT:    fsgnj.h fa0, fa0, fa1
  91 ; RV32IZFH-NEXT:    ret
  92 ;
  93 ; RV64IZFH-LABEL: fsgnj_s:
  94 ; RV64IZFH:       # %bb.0:
  95 ; RV64IZFH-NEXT:    fsgnj.h fa0, fa0, fa1
  96 ; RV64IZFH-NEXT:    ret
  97   %1 = call half @llvm.copysign.f16(half %a, half %b)
  98   ret half %1
  99 }
 100
 101 ; This function performs extra work to ensure that
 102 ; DAGCombiner::visitBITCAST doesn't replace the fneg with an xor.
 103 define i32 @fneg_s(half %a, half %b) nounwind {
 104 ; RV32IZFH-LABEL: fneg_s:
 105 ; RV32IZFH:       # %bb.0:
 106 ; RV32IZFH-NEXT:    fadd.h ft0, fa0, fa0
 107 ; RV32IZFH-NEXT:    fneg.h ft1, ft0
 108 ; RV32IZFH-NEXT:    feq.h a0, ft0, ft1
 109 ; RV32IZFH-NEXT:    ret
 110 ;
 111 ; RV64IZFH-LABEL: fneg_s:
 112 ; RV64IZFH:       # %bb.0:
 113 ; RV64IZFH-NEXT:    fadd.h ft0, fa0, fa0
 114 ; RV64IZFH-NEXT:    fneg.h ft1, ft0
 115 ; RV64IZFH-NEXT:    feq.h a0, ft0, ft1
 116 ; RV64IZFH-NEXT:    ret
 117   %1 = fadd half %a, %a
 118   %2 = fneg half %1
 119   %3 = fcmp oeq half %1, %2
 120   %4 = zext i1 %3 to i32
 121   ret i32 %4
 122 }
 123
 124 ; This function performs extra work to ensure that
 125 ; DAGCombiner::visitBITCAST doesn't replace the fneg with an xor.
 126 define half @fsgnjn_s(half %a, half %b) nounwind {
 127 ; RV32IZFH-LABEL: fsgnjn_s:
 128 ; RV32IZFH:       # %bb.0:
 129 ; RV32IZFH-NEXT:    fadd.h ft0, fa0, fa1
 130 ; RV32IZFH-NEXT:    fsgnjn.h fa0, fa0, ft0
 131 ; RV32IZFH-NEXT:    ret
 132 ;
 133 ; RV64IZFH-LABEL: fsgnjn_s:
 134 ; RV64IZFH:       # %bb.0:
 135 ; RV64IZFH-NEXT:    fadd.h ft0, fa0, fa1
 136 ; RV64IZFH-NEXT:    fsgnjn.h fa0, fa0, ft0
 137 ; RV64IZFH-NEXT:    ret
 138   %1 = fadd half %a, %b
 139   %2 = fneg half %1
 140   %3 = call half @llvm.copysign.f16(half %a, half %2)
 141   ret half %3
 142 }
 143
 144 declare half @llvm.fabs.f16(half)
 145
 146 ; This function performs extra work to ensure that
 147 ; DAGCombiner::visitBITCAST doesn't replace the fabs with an and.
 148 define half @fabs_s(half %a, half %b) nounwind {
 149 ; RV32IZFH-LABEL: fabs_s:
 150 ; RV32IZFH:       # %bb.0:
 151 ; RV32IZFH-NEXT:    fadd.h ft0, fa0, fa1
 152 ; RV32IZFH-NEXT:    fabs.h ft1, ft0
 153 ; RV32IZFH-NEXT:    fadd.h fa0, ft1, ft0
 154 ; RV32IZFH-NEXT:    ret
 155 ;
 156 ; RV64IZFH-LABEL: fabs_s:
 157 ; RV64IZFH:       # %bb.0:
 158 ; RV64IZFH-NEXT:    fadd.h ft0, fa0, fa1
 159 ; RV64IZFH-NEXT:    fabs.h ft1, ft0
 160 ; RV64IZFH-NEXT:    fadd.h fa0, ft1, ft0
 161 ; RV64IZFH-NEXT:    ret
 162   %1 = fadd half %a, %b
 163   %2 = call half @llvm.fabs.f16(half %1)
 164   %3 = fadd half %2, %1
 165   ret half %3
 166 }
 167
 168 declare half @llvm.minnum.f16(half, half)
 169
 170 define half @fmin_s(half %a, half %b) nounwind {
 171 ; RV32IZFH-LABEL: fmin_s:
 172 ; RV32IZFH:       # %bb.0:
 173 ; RV32IZFH-NEXT:    fmin.h fa0, fa0, fa1
 174 ; RV32IZFH-NEXT:    ret
 175 ;
 176 ; RV64IZFH-LABEL: fmin_s:
 177 ; RV64IZFH:       # %bb.0:
 178 ; RV64IZFH-NEXT:    fmin.h fa0, fa0, fa1
 179 ; RV64IZFH-NEXT:    ret
 180   %1 = call half @llvm.minnum.f16(half %a, half %b)
 181   ret half %1
 182 }
 183
 184 declare half @llvm.maxnum.f16(half, half)
 185
 186 define half @fmax_s(half %a, half %b) nounwind {
 187 ; RV32IZFH-LABEL: fmax_s:
 188 ; RV32IZFH:       # %bb.0:
 189 ; RV32IZFH-NEXT:    fmax.h fa0, fa0, fa1
 190 ; RV32IZFH-NEXT:    ret
 191 ;
 192 ; RV64IZFH-LABEL: fmax_s:
 193 ; RV64IZFH:       # %bb.0:
 194 ; RV64IZFH-NEXT:    fmax.h fa0, fa0, fa1
 195 ; RV64IZFH-NEXT:    ret
 196   %1 = call half @llvm.maxnum.f16(half %a, half %b)
 197   ret half %1
 198 }
 199
 200 define i32 @feq_s(half %a, half %b) nounwind {
 201 ; RV32IZFH-LABEL: feq_s:
 202 ; RV32IZFH:       # %bb.0:
 203 ; RV32IZFH-NEXT:    feq.h a0, fa0, fa1
 204 ; RV32IZFH-NEXT:    ret
 205 ;
 206 ; RV64IZFH-LABEL: feq_s:
 207 ; RV64IZFH:       # %bb.0:
 208 ; RV64IZFH-NEXT:    feq.h a0, fa0, fa1
 209 ; RV64IZFH-NEXT:    ret
 210   %1 = fcmp oeq half %a, %b
 211   %2 = zext i1 %1 to i32
 212   ret i32 %2
 213 }
 214
 215 define i32 @flt_s(half %a, half %b) nounwind {
 216 ; RV32IZFH-LABEL: flt_s:
 217 ; RV32IZFH:       # %bb.0:
 218 ; RV32IZFH-NEXT:    flt.h a0, fa0, fa1
 219 ; RV32IZFH-NEXT:    ret
 220 ;
 221 ; RV64IZFH-LABEL: flt_s:
 222 ; RV64IZFH:       # %bb.0:
 223 ; RV64IZFH-NEXT:    flt.h a0, fa0, fa1
 224 ; RV64IZFH-NEXT:    ret
 225   %1 = fcmp olt half %a, %b
 226   %2 = zext i1 %1 to i32
 227   ret i32 %2
 228 }
 229
 230 define i32 @fle_s(half %a, half %b) nounwind {
 231 ; RV32IZFH-LABEL: fle_s:
 232 ; RV32IZFH:       # %bb.0:
 233 ; RV32IZFH-NEXT:    fle.h a0, fa0, fa1
 234 ; RV32IZFH-NEXT:    ret
 235 ;
 236 ; RV64IZFH-LABEL: fle_s:
 237 ; RV64IZFH:       # %bb.0:
 238 ; RV64IZFH-NEXT:    fle.h a0, fa0, fa1
 239 ; RV64IZFH-NEXT:    ret
 240   %1 = fcmp ole half %a, %b
 241   %2 = zext i1 %1 to i32
 242   ret i32 %2
 243 }
 244
 245 declare half @llvm.fma.f16(half, half, half)
 246
 247 define half @fmadd_s(half %a, half %b, half %c) nounwind {
 248 ; RV32IZFH-LABEL: fmadd_s:
 249 ; RV32IZFH:       # %bb.0:
 250 ; RV32IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
 251 ; RV32IZFH-NEXT:    ret
 252 ;
 253 ; RV64IZFH-LABEL: fmadd_s:
 254 ; RV64IZFH:       # %bb.0:
 255 ; RV64IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
 256 ; RV64IZFH-NEXT:    ret
 257   %1 = call half @llvm.fma.f16(half %a, half %b, half %c)
 258   ret half %1
 259 }
 260
 261 define half @fmsub_s(half %a, half %b, half %c) nounwind {
 262 ; RV32IZFH-LABEL: fmsub_s:
 263 ; RV32IZFH:       # %bb.0:
 264 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 265 ; RV32IZFH-NEXT:    fadd.h ft0, fa2, ft0
 266 ; RV32IZFH-NEXT:    fmsub.h fa0, fa0, fa1, ft0
 267 ; RV32IZFH-NEXT:    ret
 268 ;
 269 ; RV64IZFH-LABEL: fmsub_s:
 270 ; RV64IZFH:       # %bb.0:
 271 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 272 ; RV64IZFH-NEXT:    fadd.h ft0, fa2, ft0
 273 ; RV64IZFH-NEXT:    fmsub.h fa0, fa0, fa1, ft0
 274 ; RV64IZFH-NEXT:    ret
 275   %c_ = fadd half 0.0, %c ; avoid negation using xor
 276   %negc = fsub half -0.0, %c_
 277   %1 = call half @llvm.fma.f16(half %a, half %b, half %negc)
 278   ret half %1
 279 }
 280
 281 define half @fnmadd_s(half %a, half %b, half %c) nounwind {
 282 ; RV32IZFH-LABEL: fnmadd_s:
 283 ; RV32IZFH:       # %bb.0:
 284 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 285 ; RV32IZFH-NEXT:    fadd.h ft1, fa0, ft0
 286 ; RV32IZFH-NEXT:    fadd.h ft0, fa2, ft0
 287 ; RV32IZFH-NEXT:    fnmadd.h fa0, ft1, fa1, ft0
 288 ; RV32IZFH-NEXT:    ret
 289 ;
 290 ; RV64IZFH-LABEL: fnmadd_s:
 291 ; RV64IZFH:       # %bb.0:
 292 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 293 ; RV64IZFH-NEXT:    fadd.h ft1, fa0, ft0
 294 ; RV64IZFH-NEXT:    fadd.h ft0, fa2, ft0
 295 ; RV64IZFH-NEXT:    fnmadd.h fa0, ft1, fa1, ft0
 296 ; RV64IZFH-NEXT:    ret
 297   %a_ = fadd half 0.0, %a
 298   %c_ = fadd half 0.0, %c
 299   %nega = fsub half -0.0, %a_
 300   %negc = fsub half -0.0, %c_
 301   %1 = call half @llvm.fma.f16(half %nega, half %b, half %negc)
 302   ret half %1
 303 }
 304
 305 define half @fnmadd_s_2(half %a, half %b, half %c) nounwind {
 306 ; RV32IZFH-LABEL: fnmadd_s_2:
 307 ; RV32IZFH:       # %bb.0:
 308 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 309 ; RV32IZFH-NEXT:    fadd.h ft1, fa1, ft0
 310 ; RV32IZFH-NEXT:    fadd.h ft0, fa2, ft0
 311 ; RV32IZFH-NEXT:    fnmadd.h fa0, ft1, fa0, ft0
 312 ; RV32IZFH-NEXT:    ret
 313 ;
 314 ; RV64IZFH-LABEL: fnmadd_s_2:
 315 ; RV64IZFH:       # %bb.0:
 316 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 317 ; RV64IZFH-NEXT:    fadd.h ft1, fa1, ft0
 318 ; RV64IZFH-NEXT:    fadd.h ft0, fa2, ft0
 319 ; RV64IZFH-NEXT:    fnmadd.h fa0, ft1, fa0, ft0
 320 ; RV64IZFH-NEXT:    ret
 321   %b_ = fadd half 0.0, %b
 322   %c_ = fadd half 0.0, %c
 323   %negb = fsub half -0.0, %b_
 324   %negc = fsub half -0.0, %c_
 325   %1 = call half @llvm.fma.f16(half %a, half %negb, half %negc)
 326   ret half %1
 327 }
 328
 329 define half @fnmsub_s(half %a, half %b, half %c) nounwind {
 330 ; RV32IZFH-LABEL: fnmsub_s:
 331 ; RV32IZFH:       # %bb.0:
 332 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 333 ; RV32IZFH-NEXT:    fadd.h ft0, fa0, ft0
 334 ; RV32IZFH-NEXT:    fnmsub.h fa0, ft0, fa1, fa2
 335 ; RV32IZFH-NEXT:    ret
 336 ;
 337 ; RV64IZFH-LABEL: fnmsub_s:
 338 ; RV64IZFH:       # %bb.0:
 339 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 340 ; RV64IZFH-NEXT:    fadd.h ft0, fa0, ft0
 341 ; RV64IZFH-NEXT:    fnmsub.h fa0, ft0, fa1, fa2
 342 ; RV64IZFH-NEXT:    ret
 343   %a_ = fadd half 0.0, %a
 344   %nega = fsub half -0.0, %a_
 345   %1 = call half @llvm.fma.f16(half %nega, half %b, half %c)
 346   ret half %1
 347 }
 348
 349 define half @fnmsub_s_2(half %a, half %b, half %c) nounwind {
 350 ; RV32IZFH-LABEL: fnmsub_s_2:
 351 ; RV32IZFH:       # %bb.0:
 352 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 353 ; RV32IZFH-NEXT:    fadd.h ft0, fa1, ft0
 354 ; RV32IZFH-NEXT:    fnmsub.h fa0, ft0, fa0, fa2
 355 ; RV32IZFH-NEXT:    ret
 356 ;
 357 ; RV64IZFH-LABEL: fnmsub_s_2:
 358 ; RV64IZFH:       # %bb.0:
 359 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 360 ; RV64IZFH-NEXT:    fadd.h ft0, fa1, ft0
 361 ; RV64IZFH-NEXT:    fnmsub.h fa0, ft0, fa0, fa2
 362 ; RV64IZFH-NEXT:    ret
 363   %b_ = fadd half 0.0, %b
 364   %negb = fsub half -0.0, %b_
 365   %1 = call half @llvm.fma.f16(half %a, half %negb, half %c)
 366   ret half %1
 367 }
 368
 369 define half @fmadd_s_contract(half %a, half %b, half %c) nounwind {
 370 ; RV32IZFH-LABEL: fmadd_s_contract:
 371 ; RV32IZFH:       # %bb.0:
 372 ; RV32IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
 373 ; RV32IZFH-NEXT:    ret
 374 ;
 375 ; RV64IZFH-LABEL: fmadd_s_contract:
 376 ; RV64IZFH:       # %bb.0:
 377 ; RV64IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
 378 ; RV64IZFH-NEXT:    ret
 379   %1 = fmul contract half %a, %b
 380   %2 = fadd contract half %1, %c
 381   ret half %2
 382 }
 383
 384 define half @fmsub_s_contract(half %a, half %b, half %c) nounwind {
 385 ; RV32IZFH-LABEL: fmsub_s_contract:
 386 ; RV32IZFH:       # %bb.0:
 387 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 388 ; RV32IZFH-NEXT:    fadd.h ft0, fa2, ft0
 389 ; RV32IZFH-NEXT:    fmsub.h fa0, fa0, fa1, ft0
 390 ; RV32IZFH-NEXT:    ret
 391 ;
 392 ; RV64IZFH-LABEL: fmsub_s_contract:
 393 ; RV64IZFH:       # %bb.0:
 394 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 395 ; RV64IZFH-NEXT:    fadd.h ft0, fa2, ft0
 396 ; RV64IZFH-NEXT:    fmsub.h fa0, fa0, fa1, ft0
 397 ; RV64IZFH-NEXT:    ret
 398   %c_ = fadd half 0.0, %c ; avoid negation using xor
 399   %1 = fmul contract half %a, %b
 400   %2 = fsub contract half %1, %c_
 401   ret half %2
 402 }
 403
 404 define half @fnmadd_s_contract(half %a, half %b, half %c) nounwind {
 405 ; RV32IZFH-LABEL: fnmadd_s_contract:
 406 ; RV32IZFH:       # %bb.0:
 407 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 408 ; RV32IZFH-NEXT:    fadd.h ft1, fa0, ft0
 409 ; RV32IZFH-NEXT:    fadd.h ft2, fa1, ft0
 410 ; RV32IZFH-NEXT:    fadd.h ft0, fa2, ft0
 411 ; RV32IZFH-NEXT:    fnmadd.h fa0, ft1, ft2, ft0
 412 ; RV32IZFH-NEXT:    ret
 413 ;
 414 ; RV64IZFH-LABEL: fnmadd_s_contract:
 415 ; RV64IZFH:       # %bb.0:
 416 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 417 ; RV64IZFH-NEXT:    fadd.h ft1, fa0, ft0
 418 ; RV64IZFH-NEXT:    fadd.h ft2, fa1, ft0
 419 ; RV64IZFH-NEXT:    fadd.h ft0, fa2, ft0
 420 ; RV64IZFH-NEXT:    fnmadd.h fa0, ft1, ft2, ft0
 421 ; RV64IZFH-NEXT:    ret
 422   %a_ = fadd half 0.0, %a ; avoid negation using xor
 423   %b_ = fadd half 0.0, %b ; avoid negation using xor
 424   %c_ = fadd half 0.0, %c ; avoid negation using xor
 425   %1 = fmul contract half %a_, %b_
 426   %2 = fneg half %1
 427   %3 = fsub contract half %2, %c_
 428   ret half %3
 429 }
 430
 431 define half @fnmsub_s_contract(half %a, half %b, half %c) nounwind {
 432 ; RV32IZFH-LABEL: fnmsub_s_contract:
 433 ; RV32IZFH:       # %bb.0:
 434 ; RV32IZFH-NEXT:    fmv.h.x ft0, zero
 435 ; RV32IZFH-NEXT:    fadd.h ft1, fa0, ft0
 436 ; RV32IZFH-NEXT:    fadd.h ft0, fa1, ft0
 437 ; RV32IZFH-NEXT:    fnmsub.h fa0, ft1, ft0, fa2
 438 ; RV32IZFH-NEXT:    ret
 439 ;
 440 ; RV64IZFH-LABEL: fnmsub_s_contract:
 441 ; RV64IZFH:       # %bb.0:
 442 ; RV64IZFH-NEXT:    fmv.h.x ft0, zero
 443 ; RV64IZFH-NEXT:    fadd.h ft1, fa0, ft0
 444 ; RV64IZFH-NEXT:    fadd.h ft0, fa1, ft0
 445 ; RV64IZFH-NEXT:    fnmsub.h fa0, ft1, ft0, fa2
 446 ; RV64IZFH-NEXT:    ret
 447   %a_ = fadd half 0.0, %a ; avoid negation using xor
 448   %b_ = fadd half 0.0, %b ; avoid negation using xor
 449   %1 = fmul contract half %a_, %b_
 450   %2 = fsub contract half %c, %1
 451   ret half %2
 452 }