llvm/test/CodeGen/RISCV/half-intrinsics.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+experimental-zfh \
   3 ; RUN:   -verify-machineinstrs -target-abi ilp32f | \
   4 ; RUN:   FileCheck -check-prefix=RV32IZFH %s
   5 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+d \
   6 ; RUN:   -mattr=+experimental-zfh -verify-machineinstrs -target-abi ilp32d | \
   7 ; RUN:   FileCheck -check-prefix=RV32IDZFH %s
   8 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+experimental-zfh \
   9 ; RUN:   -verify-machineinstrs -target-abi lp64f | \
  10 ; RUN:   FileCheck -check-prefix=RV64IZFH %s
  11 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+d \
  12 ; RUN:   -mattr=+experimental-zfh -verify-machineinstrs -target-abi lp64d | \
  13 ; RUN:   FileCheck -check-prefix=RV64IDZFH %s
  14
  15 declare half @llvm.sqrt.f16(half)
  16
  17 define half @sqrt_f16(half %a) nounwind {
  18 ; RV32IZFH-LABEL: sqrt_f16:
  19 ; RV32IZFH:       # %bb.0:
  20 ; RV32IZFH-NEXT:    fsqrt.h fa0, fa0
  21 ; RV32IZFH-NEXT:    ret
  22 ;
  23 ; RV32IDZFH-LABEL: sqrt_f16:
  24 ; RV32IDZFH:       # %bb.0:
  25 ; RV32IDZFH-NEXT:    fsqrt.h fa0, fa0
  26 ; RV32IDZFH-NEXT:    ret
  27 ;
  28 ; RV64IZFH-LABEL: sqrt_f16:
  29 ; RV64IZFH:       # %bb.0:
  30 ; RV64IZFH-NEXT:    fsqrt.h fa0, fa0
  31 ; RV64IZFH-NEXT:    ret
  32 ;
  33 ; RV64IDZFH-LABEL: sqrt_f16:
  34 ; RV64IDZFH:       # %bb.0:
  35 ; RV64IDZFH-NEXT:    fsqrt.h fa0, fa0
  36 ; RV64IDZFH-NEXT:    ret
  37   %1 = call half @llvm.sqrt.f16(half %a)
  38   ret half %1
  39 }
  40
  41 declare half @llvm.fma.f16(half, half, half)
  42
  43 define half @fma_f16(half %a, half %b, half %c) nounwind {
  44 ; RV32IZFH-LABEL: fma_f16:
  45 ; RV32IZFH:       # %bb.0:
  46 ; RV32IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  47 ; RV32IZFH-NEXT:    ret
  48 ;
  49 ; RV32IDZFH-LABEL: fma_f16:
  50 ; RV32IDZFH:       # %bb.0:
  51 ; RV32IDZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  52 ; RV32IDZFH-NEXT:    ret
  53 ;
  54 ; RV64IZFH-LABEL: fma_f16:
  55 ; RV64IZFH:       # %bb.0:
  56 ; RV64IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  57 ; RV64IZFH-NEXT:    ret
  58 ;
  59 ; RV64IDZFH-LABEL: fma_f16:
  60 ; RV64IDZFH:       # %bb.0:
  61 ; RV64IDZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  62 ; RV64IDZFH-NEXT:    ret
  63   %1 = call half @llvm.fma.f16(half %a, half %b, half %c)
  64   ret half %1
  65 }
  66
  67 declare half @llvm.fmuladd.f16(half, half, half)
  68
  69 define half @fmuladd_f16(half %a, half %b, half %c) nounwind {
  70 ; RV32IZFH-LABEL: fmuladd_f16:
  71 ; RV32IZFH:       # %bb.0:
  72 ; RV32IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  73 ; RV32IZFH-NEXT:    ret
  74 ;
  75 ; RV32IDZFH-LABEL: fmuladd_f16:
  76 ; RV32IDZFH:       # %bb.0:
  77 ; RV32IDZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  78 ; RV32IDZFH-NEXT:    ret
  79 ;
  80 ; RV64IZFH-LABEL: fmuladd_f16:
  81 ; RV64IZFH:       # %bb.0:
  82 ; RV64IZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  83 ; RV64IZFH-NEXT:    ret
  84 ;
  85 ; RV64IDZFH-LABEL: fmuladd_f16:
  86 ; RV64IDZFH:       # %bb.0:
  87 ; RV64IDZFH-NEXT:    fmadd.h fa0, fa0, fa1, fa2
  88 ; RV64IDZFH-NEXT:    ret
  89   %1 = call half @llvm.fmuladd.f16(half %a, half %b, half %c)
  90   ret half %1
  91 }
  92
  93 declare half @llvm.fabs.f16(half)
  94
  95 define half @fabs_f16(half %a) nounwind {
  96 ; RV32IZFH-LABEL: fabs_f16:
  97 ; RV32IZFH:       # %bb.0:
  98 ; RV32IZFH-NEXT:    fabs.h fa0, fa0
  99 ; RV32IZFH-NEXT:    ret
 100 ;
 101 ; RV32IDZFH-LABEL: fabs_f16:
 102 ; RV32IDZFH:       # %bb.0:
 103 ; RV32IDZFH-NEXT:    fabs.h fa0, fa0
 104 ; RV32IDZFH-NEXT:    ret
 105 ;
 106 ; RV64IZFH-LABEL: fabs_f16:
 107 ; RV64IZFH:       # %bb.0:
 108 ; RV64IZFH-NEXT:    fabs.h fa0, fa0
 109 ; RV64IZFH-NEXT:    ret
 110 ;
 111 ; RV64IDZFH-LABEL: fabs_f16:
 112 ; RV64IDZFH:       # %bb.0:
 113 ; RV64IDZFH-NEXT:    fabs.h fa0, fa0
 114 ; RV64IDZFH-NEXT:    ret
 115   %1 = call half @llvm.fabs.f16(half %a)
 116   ret half %1
 117 }
 118
 119 declare half @llvm.minnum.f16(half, half)
 120
 121 define half @minnum_f16(half %a, half %b) nounwind {
 122 ; RV32IZFH-LABEL: minnum_f16:
 123 ; RV32IZFH:       # %bb.0:
 124 ; RV32IZFH-NEXT:    fmin.h fa0, fa0, fa1
 125 ; RV32IZFH-NEXT:    ret
 126 ;
 127 ; RV32IDZFH-LABEL: minnum_f16:
 128 ; RV32IDZFH:       # %bb.0:
 129 ; RV32IDZFH-NEXT:    fmin.h fa0, fa0, fa1
 130 ; RV32IDZFH-NEXT:    ret
 131 ;
 132 ; RV64IZFH-LABEL: minnum_f16:
 133 ; RV64IZFH:       # %bb.0:
 134 ; RV64IZFH-NEXT:    fmin.h fa0, fa0, fa1
 135 ; RV64IZFH-NEXT:    ret
 136 ;
 137 ; RV64IDZFH-LABEL: minnum_f16:
 138 ; RV64IDZFH:       # %bb.0:
 139 ; RV64IDZFH-NEXT:    fmin.h fa0, fa0, fa1
 140 ; RV64IDZFH-NEXT:    ret
 141   %1 = call half @llvm.minnum.f16(half %a, half %b)
 142   ret half %1
 143 }
 144
 145 declare half @llvm.maxnum.f16(half, half)
 146
 147 define half @maxnum_f16(half %a, half %b) nounwind {
 148 ; RV32IZFH-LABEL: maxnum_f16:
 149 ; RV32IZFH:       # %bb.0:
 150 ; RV32IZFH-NEXT:    fmax.h fa0, fa0, fa1
 151 ; RV32IZFH-NEXT:    ret
 152 ;
 153 ; RV32IDZFH-LABEL: maxnum_f16:
 154 ; RV32IDZFH:       # %bb.0:
 155 ; RV32IDZFH-NEXT:    fmax.h fa0, fa0, fa1
 156 ; RV32IDZFH-NEXT:    ret
 157 ;
 158 ; RV64IZFH-LABEL: maxnum_f16:
 159 ; RV64IZFH:       # %bb.0:
 160 ; RV64IZFH-NEXT:    fmax.h fa0, fa0, fa1
 161 ; RV64IZFH-NEXT:    ret
 162 ;
 163 ; RV64IDZFH-LABEL: maxnum_f16:
 164 ; RV64IDZFH:       # %bb.0:
 165 ; RV64IDZFH-NEXT:    fmax.h fa0, fa0, fa1
 166 ; RV64IDZFH-NEXT:    ret
 167   %1 = call half @llvm.maxnum.f16(half %a, half %b)
 168   ret half %1
 169 }
 170
 171 declare half @llvm.copysign.f16(half, half)
 172
 173 define half @copysign_f16(half %a, half %b) nounwind {
 174 ; RV32IZFH-LABEL: copysign_f16:
 175 ; RV32IZFH:       # %bb.0:
 176 ; RV32IZFH-NEXT:    fsgnj.h fa0, fa0, fa1
 177 ; RV32IZFH-NEXT:    ret
 178 ;
 179 ; RV32IDZFH-LABEL: copysign_f16:
 180 ; RV32IDZFH:       # %bb.0:
 181 ; RV32IDZFH-NEXT:    fsgnj.h fa0, fa0, fa1
 182 ; RV32IDZFH-NEXT:    ret
 183 ;
 184 ; RV64IZFH-LABEL: copysign_f16:
 185 ; RV64IZFH:       # %bb.0:
 186 ; RV64IZFH-NEXT:    fsgnj.h fa0, fa0, fa1
 187 ; RV64IZFH-NEXT:    ret
 188 ;
 189 ; RV64IDZFH-LABEL: copysign_f16:
 190 ; RV64IDZFH:       # %bb.0:
 191 ; RV64IDZFH-NEXT:    fsgnj.h fa0, fa0, fa1
 192 ; RV64IDZFH-NEXT:    ret
 193   %1 = call half @llvm.copysign.f16(half %a, half %b)
 194   ret half %1
 195 }
 196
 197 declare iXLen @llvm.lrint.iXLen.f16(float)
 198
 199 define iXLen @lrint_f16(float %a) nounwind {
 200 ; RV32IZFH-LABEL: lrint_f16:
 201 ; RV32IZFH:       # %bb.0:
 202 ; RV32IZFH-NEXT:    fcvt.w.s a0, fa0
 203 ; RV32IZFH-NEXT:    ret
 204 ;
 205 ; RV32IDZFH-LABEL: lrint_f16:
 206 ; RV32IDZFH:       # %bb.0:
 207 ; RV32IDZFH-NEXT:    fcvt.w.s a0, fa0
 208 ; RV32IDZFH-NEXT:    ret
 209 ;
 210 ; RV64IZFH-LABEL: lrint_f16:
 211 ; RV64IZFH:       # %bb.0:
 212 ; RV64IZFH-NEXT:    fcvt.l.s a0, fa0
 213 ; RV64IZFH-NEXT:    ret
 214 ;
 215 ; RV64IDZFH-LABEL: lrint_f16:
 216 ; RV64IDZFH:       # %bb.0:
 217 ; RV64IDZFH-NEXT:    fcvt.l.s a0, fa0
 218 ; RV64IDZFH-NEXT:    ret
 219   %1 = call iXLen @llvm.lrint.iXLen.f16(float %a)
 220   ret iXLen %1
 221 }
 222
 223 declare iXLen @llvm.lround.iXLen.f16(float)
 224
 225 define iXLen @lround_f16(float %a) nounwind {
 226 ; RV32IZFH-LABEL: lround_f16:
 227 ; RV32IZFH:       # %bb.0:
 228 ; RV32IZFH-NEXT:    fcvt.w.s a0, fa0, rmm
 229 ; RV32IZFH-NEXT:    ret
 230 ;
 231 ; RV32IDZFH-LABEL: lround_f16:
 232 ; RV32IDZFH:       # %bb.0:
 233 ; RV32IDZFH-NEXT:    fcvt.w.s a0, fa0, rmm
 234 ; RV32IDZFH-NEXT:    ret
 235 ;
 236 ; RV64IZFH-LABEL: lround_f16:
 237 ; RV64IZFH:       # %bb.0:
 238 ; RV64IZFH-NEXT:    fcvt.l.s a0, fa0, rmm
 239 ; RV64IZFH-NEXT:    ret
 240 ;
 241 ; RV64IDZFH-LABEL: lround_f16:
 242 ; RV64IDZFH:       # %bb.0:
 243 ; RV64IDZFH-NEXT:    fcvt.l.s a0, fa0, rmm
 244 ; RV64IDZFH-NEXT:    ret
 245   %1 = call iXLen @llvm.lround.iXLen.f16(float %a)
 246   ret iXLen %1
 247 }
 248
 249 declare i64 @llvm.llrint.i64.f16(float)
 250
 251 define i64 @llrint_f16(float %a) nounwind {
 252 ; RV32IZFH-LABEL: llrint_f16:
 253 ; RV32IZFH:       # %bb.0:
 254 ; RV32IZFH-NEXT:    addi sp, sp, -16
 255 ; RV32IZFH-NEXT:    sw ra, 12(sp) # 4-byte Folded Spill
 256 ; RV32IZFH-NEXT:    call llrintf@plt
 257 ; RV32IZFH-NEXT:    lw ra, 12(sp) # 4-byte Folded Reload
 258 ; RV32IZFH-NEXT:    addi sp, sp, 16
 259 ; RV32IZFH-NEXT:    ret
 260 ;
 261 ; RV32IDZFH-LABEL: llrint_f16:
 262 ; RV32IDZFH:       # %bb.0:
 263 ; RV32IDZFH-NEXT:    addi sp, sp, -16
 264 ; RV32IDZFH-NEXT:    sw ra, 12(sp) # 4-byte Folded Spill
 265 ; RV32IDZFH-NEXT:    call llrintf@plt
 266 ; RV32IDZFH-NEXT:    lw ra, 12(sp) # 4-byte Folded Reload
 267 ; RV32IDZFH-NEXT:    addi sp, sp, 16
 268 ; RV32IDZFH-NEXT:    ret
 269 ;
 270 ; RV64IZFH-LABEL: llrint_f16:
 271 ; RV64IZFH:       # %bb.0:
 272 ; RV64IZFH-NEXT:    fcvt.l.s a0, fa0
 273 ; RV64IZFH-NEXT:    ret
 274 ;
 275 ; RV64IDZFH-LABEL: llrint_f16:
 276 ; RV64IDZFH:       # %bb.0:
 277 ; RV64IDZFH-NEXT:    fcvt.l.s a0, fa0
 278 ; RV64IDZFH-NEXT:    ret
 279   %1 = call i64 @llvm.llrint.i64.f16(float %a)
 280   ret i64 %1
 281 }
 282
 283 declare i64 @llvm.llround.i64.f16(float)
 284
 285 define i64 @llround_f16(float %a) nounwind {
 286 ; RV32IZFH-LABEL: llround_f16:
 287 ; RV32IZFH:       # %bb.0:
 288 ; RV32IZFH-NEXT:    addi sp, sp, -16
 289 ; RV32IZFH-NEXT:    sw ra, 12(sp) # 4-byte Folded Spill
 290 ; RV32IZFH-NEXT:    call llroundf@plt
 291 ; RV32IZFH-NEXT:    lw ra, 12(sp) # 4-byte Folded Reload
 292 ; RV32IZFH-NEXT:    addi sp, sp, 16
 293 ; RV32IZFH-NEXT:    ret
 294 ;
 295 ; RV32IDZFH-LABEL: llround_f16:
 296 ; RV32IDZFH:       # %bb.0:
 297 ; RV32IDZFH-NEXT:    addi sp, sp, -16
 298 ; RV32IDZFH-NEXT:    sw ra, 12(sp) # 4-byte Folded Spill
 299 ; RV32IDZFH-NEXT:    call llroundf@plt
 300 ; RV32IDZFH-NEXT:    lw ra, 12(sp) # 4-byte Folded Reload
 301 ; RV32IDZFH-NEXT:    addi sp, sp, 16
 302 ; RV32IDZFH-NEXT:    ret
 303 ;
 304 ; RV64IZFH-LABEL: llround_f16:
 305 ; RV64IZFH:       # %bb.0:
 306 ; RV64IZFH-NEXT:    fcvt.l.s a0, fa0, rmm
 307 ; RV64IZFH-NEXT:    ret
 308 ;
 309 ; RV64IDZFH-LABEL: llround_f16:
 310 ; RV64IDZFH:       # %bb.0:
 311 ; RV64IDZFH-NEXT:    fcvt.l.s a0, fa0, rmm
 312 ; RV64IDZFH-NEXT:    ret
 313   %1 = call i64 @llvm.llround.i64.f16(float %a)
 314   ret i64 %1
 315 }