llvm/test/CodeGen/RISCV/i32-icmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV32I
   4
   5 ; TODO: check the generated instructions for the equivalent of seqz, snez,
   6 ; sltz, sgtz map to something simple
   7
   8 define i32 @icmp_eq(i32 %a, i32 %b) nounwind {
   9 ; RV32I-LABEL: icmp_eq:
  10 ; RV32I:       # %bb.0:
  11 ; RV32I-NEXT:    xor a0, a0, a1
  12 ; RV32I-NEXT:    seqz a0, a0
  13 ; RV32I-NEXT:    ret
  14   %1 = icmp eq i32 %a, %b
  15   %2 = zext i1 %1 to i32
  16   ret i32 %2
  17 }
  18
  19 define i32 @icmp_eq_constant(i32 %a) nounwind {
  20 ; RV32I-LABEL: icmp_eq_constant:
  21 ; RV32I:       # %bb.0:
  22 ; RV32I-NEXT:    addi a0, a0, -42
  23 ; RV32I-NEXT:    seqz a0, a0
  24 ; RV32I-NEXT:    ret
  25   %1 = icmp eq i32 %a, 42
  26   %2 = zext i1 %1 to i32
  27   ret i32 %2
  28 }
  29
  30 define i32 @icmp_eq_constant_2048(i32 %a) nounwind {
  31 ; RV32I-LABEL: icmp_eq_constant_2048:
  32 ; RV32I:       # %bb.0:
  33 ; RV32I-NEXT:    addi a0, a0, -2048
  34 ; RV32I-NEXT:    seqz a0, a0
  35 ; RV32I-NEXT:    ret
  36   %1 = icmp eq i32 %a, 2048
  37   %2 = zext i1 %1 to i32
  38   ret i32 %2
  39 }
  40
  41 define i32 @icmp_eq_constant_neg_2048(i32 %a) nounwind {
  42 ; RV32I-LABEL: icmp_eq_constant_neg_2048:
  43 ; RV32I:       # %bb.0:
  44 ; RV32I-NEXT:    addi a1, zero, -2048
  45 ; RV32I-NEXT:    xor a0, a0, a1
  46 ; RV32I-NEXT:    seqz a0, a0
  47 ; RV32I-NEXT:    ret
  48   %1 = icmp eq i32 %a, -2048
  49   %2 = zext i1 %1 to i32
  50   ret i32 %2
  51 }
  52
  53 define i32 @icmp_eq_constant_neg_2047(i32 %a) nounwind {
  54 ; RV32I-LABEL: icmp_eq_constant_neg_2047:
  55 ; RV32I:       # %bb.0:
  56 ; RV32I-NEXT:    addi a0, a0, 2047
  57 ; RV32I-NEXT:    seqz a0, a0
  58 ; RV32I-NEXT:    ret
  59   %1 = icmp eq i32 %a, -2047
  60   %2 = zext i1 %1 to i32
  61   ret i32 %2
  62 }
  63
  64 define i32 @icmp_eqz(i32 %a) nounwind {
  65 ; RV32I-LABEL: icmp_eqz:
  66 ; RV32I:       # %bb.0:
  67 ; RV32I-NEXT:    seqz a0, a0
  68 ; RV32I-NEXT:    ret
  69   %1 = icmp eq i32 %a, 0
  70   %2 = zext i1 %1 to i32
  71   ret i32 %2
  72 }
  73
  74 define i32 @icmp_ne(i32 %a, i32 %b) nounwind {
  75 ; RV32I-LABEL: icmp_ne:
  76 ; RV32I:       # %bb.0:
  77 ; RV32I-NEXT:    xor a0, a0, a1
  78 ; RV32I-NEXT:    snez a0, a0
  79 ; RV32I-NEXT:    ret
  80   %1 = icmp ne i32 %a, %b
  81   %2 = zext i1 %1 to i32
  82   ret i32 %2
  83 }
  84
  85 define i32 @icmp_ne_constant(i32 %a) nounwind {
  86 ; RV32I-LABEL: icmp_ne_constant:
  87 ; RV32I:       # %bb.0:
  88 ; RV32I-NEXT:    addi a0, a0, -42
  89 ; RV32I-NEXT:    snez a0, a0
  90 ; RV32I-NEXT:    ret
  91   %1 = icmp ne i32 %a, 42
  92   %2 = zext i1 %1 to i32
  93   ret i32 %2
  94 }
  95
  96 define i32 @icmp_ne_constant_2048(i32 %a) nounwind {
  97 ; RV32I-LABEL: icmp_ne_constant_2048:
  98 ; RV32I:       # %bb.0:
  99 ; RV32I-NEXT:    addi a0, a0, -2048
 100 ; RV32I-NEXT:    snez a0, a0
 101 ; RV32I-NEXT:    ret
 102   %1 = icmp ne i32 %a, 2048
 103   %2 = zext i1 %1 to i32
 104   ret i32 %2
 105 }
 106
 107 define i32 @icmp_ne_constant_neg_2048(i32 %a) nounwind {
 108 ; RV32I-LABEL: icmp_ne_constant_neg_2048:
 109 ; RV32I:       # %bb.0:
 110 ; RV32I-NEXT:    addi a1, zero, -2048
 111 ; RV32I-NEXT:    xor a0, a0, a1
 112 ; RV32I-NEXT:    snez a0, a0
 113 ; RV32I-NEXT:    ret
 114   %1 = icmp ne i32 %a, -2048
 115   %2 = zext i1 %1 to i32
 116   ret i32 %2
 117 }
 118
 119 define i32 @icmp_nez(i32 %a) nounwind {
 120 ; RV32I-LABEL: icmp_nez:
 121 ; RV32I:       # %bb.0:
 122 ; RV32I-NEXT:    snez a0, a0
 123 ; RV32I-NEXT:    ret
 124   %1 = icmp ne i32 %a, 0
 125   %2 = zext i1 %1 to i32
 126   ret i32 %2
 127 }
 128
 129 define i32 @icmp_ugt(i32 %a, i32 %b) nounwind {
 130 ; RV32I-LABEL: icmp_ugt:
 131 ; RV32I:       # %bb.0:
 132 ; RV32I-NEXT:    sltu a0, a1, a0
 133 ; RV32I-NEXT:    ret
 134   %1 = icmp ugt i32 %a, %b
 135   %2 = zext i1 %1 to i32
 136   ret i32 %2
 137 }
 138
 139 define i32 @icmp_uge(i32 %a, i32 %b) nounwind {
 140 ; RV32I-LABEL: icmp_uge:
 141 ; RV32I:       # %bb.0:
 142 ; RV32I-NEXT:    sltu a0, a0, a1
 143 ; RV32I-NEXT:    xori a0, a0, 1
 144 ; RV32I-NEXT:    ret
 145   %1 = icmp uge i32 %a, %b
 146   %2 = zext i1 %1 to i32
 147   ret i32 %2
 148 }
 149
 150 define i32 @icmp_ult(i32 %a, i32 %b) nounwind {
 151 ; RV32I-LABEL: icmp_ult:
 152 ; RV32I:       # %bb.0:
 153 ; RV32I-NEXT:    sltu a0, a0, a1
 154 ; RV32I-NEXT:    ret
 155   %1 = icmp ult i32 %a, %b
 156   %2 = zext i1 %1 to i32
 157   ret i32 %2
 158 }
 159
 160 define i32 @icmp_ule(i32 %a, i32 %b) nounwind {
 161 ; RV32I-LABEL: icmp_ule:
 162 ; RV32I:       # %bb.0:
 163 ; RV32I-NEXT:    sltu a0, a1, a0
 164 ; RV32I-NEXT:    xori a0, a0, 1
 165 ; RV32I-NEXT:    ret
 166   %1 = icmp ule i32 %a, %b
 167   %2 = zext i1 %1 to i32
 168   ret i32 %2
 169 }
 170
 171 define i32 @icmp_sgt(i32 %a, i32 %b) nounwind {
 172 ; RV32I-LABEL: icmp_sgt:
 173 ; RV32I:       # %bb.0:
 174 ; RV32I-NEXT:    slt a0, a1, a0
 175 ; RV32I-NEXT:    ret
 176   %1 = icmp sgt i32 %a, %b
 177   %2 = zext i1 %1 to i32
 178   ret i32 %2
 179 }
 180
 181 define i32 @icmp_sge(i32 %a, i32 %b) nounwind {
 182 ; RV32I-LABEL: icmp_sge:
 183 ; RV32I:       # %bb.0:
 184 ; RV32I-NEXT:    slt a0, a0, a1
 185 ; RV32I-NEXT:    xori a0, a0, 1
 186 ; RV32I-NEXT:    ret
 187   %1 = icmp sge i32 %a, %b
 188   %2 = zext i1 %1 to i32
 189   ret i32 %2
 190 }
 191
 192 define i32 @icmp_slt(i32 %a, i32 %b) nounwind {
 193 ; RV32I-LABEL: icmp_slt:
 194 ; RV32I:       # %bb.0:
 195 ; RV32I-NEXT:    slt a0, a0, a1
 196 ; RV32I-NEXT:    ret
 197   %1 = icmp slt i32 %a, %b
 198   %2 = zext i1 %1 to i32
 199   ret i32 %2
 200 }
 201
 202 define i32 @icmp_sle(i32 %a, i32 %b) nounwind {
 203 ; RV32I-LABEL: icmp_sle:
 204 ; RV32I:       # %bb.0:
 205 ; RV32I-NEXT:    slt a0, a1, a0
 206 ; RV32I-NEXT:    xori a0, a0, 1
 207 ; RV32I-NEXT:    ret
 208   %1 = icmp sle i32 %a, %b
 209   %2 = zext i1 %1 to i32
 210   ret i32 %2
 211 }
 212
 213 ; TODO: check variants with an immediate?