llvm/test/CodeGen/RISCV/rv32zbr.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=experimental-zbr -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV32ZBR
   4
   5 declare i32 @llvm.riscv.crc32.b.i32(i32)
   6
   7 define i32 @crc32b(i32 %a) nounwind {
   8 ; RV32ZBR-LABEL: crc32b:
   9 ; RV32ZBR:       # %bb.0:
  10 ; RV32ZBR-NEXT:    crc32.b a0, a0
  11 ; RV32ZBR-NEXT:    ret
  12   %tmp = call i32 @llvm.riscv.crc32.b.i32(i32 %a)
  13  ret i32 %tmp
  14 }
  15
  16 declare i32 @llvm.riscv.crc32.h.i32(i32)
  17
  18 define i32 @crc32h(i32 %a) nounwind {
  19 ; RV32ZBR-LABEL: crc32h:
  20 ; RV32ZBR:       # %bb.0:
  21 ; RV32ZBR-NEXT:    crc32.h a0, a0
  22 ; RV32ZBR-NEXT:    ret
  23   %tmp = call i32 @llvm.riscv.crc32.h.i32(i32 %a)
  24  ret i32 %tmp
  25 }
  26
  27 declare i32 @llvm.riscv.crc32.w.i32(i32)
  28
  29 define i32 @crc32w(i32 %a) nounwind {
  30 ; RV32ZBR-LABEL: crc32w:
  31 ; RV32ZBR:       # %bb.0:
  32 ; RV32ZBR-NEXT:    crc32.w a0, a0
  33 ; RV32ZBR-NEXT:    ret
  34   %tmp = call i32 @llvm.riscv.crc32.w.i32(i32 %a)
  35  ret i32 %tmp
  36 }
  37
  38 declare i32 @llvm.riscv.crc32c.b.i32(i32)
  39
  40 define i32 @crc32cb(i32 %a) nounwind {
  41 ; RV32ZBR-LABEL: crc32cb:
  42 ; RV32ZBR:       # %bb.0:
  43 ; RV32ZBR-NEXT:    crc32c.b a0, a0
  44 ; RV32ZBR-NEXT:    ret
  45   %tmp = call i32 @llvm.riscv.crc32c.b.i32(i32 %a)
  46  ret i32 %tmp
  47 }
  48
  49 declare i32 @llvm.riscv.crc32c.h.i32(i32)
  50
  51 define i32 @crc32ch(i32 %a) nounwind {
  52 ; RV32ZBR-LABEL: crc32ch:
  53 ; RV32ZBR:       # %bb.0:
  54 ; RV32ZBR-NEXT:    crc32c.h a0, a0
  55 ; RV32ZBR-NEXT:    ret
  56   %tmp = call i32 @llvm.riscv.crc32c.h.i32(i32 %a)
  57  ret i32 %tmp
  58 }
  59
  60 declare i32 @llvm.riscv.crc32c.w.i32(i32)
  61
  62 define i32 @crc32cw(i32 %a) nounwind {
  63 ; RV32ZBR-LABEL: crc32cw:
  64 ; RV32ZBR:       # %bb.0:
  65 ; RV32ZBR-NEXT:    crc32c.w a0, a0
  66 ; RV32ZBR-NEXT:    ret
  67   %tmp = call i32 @llvm.riscv.crc32c.w.i32(i32 %a)
  68  ret i32 %tmp
  69 }