llvm/test/CodeGen/RISCV/rv64zbe-intrinsic.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -mattr=+experimental-b -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV64B
   4 ; RUN: llc -mtriple=riscv64 -mattr=+experimental-zbe -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s -check-prefix=RV64ZBE
   6
   7 declare i32 @llvm.riscv.bcompress.i32(i32 %a, i32 %b)
   8
   9 define signext i32 @bcompress32(i32 signext %a, i32 signext %b) nounwind {
  10 ; RV64B-LABEL: bcompress32:
  11 ; RV64B:       # %bb.0:
  12 ; RV64B-NEXT:    bcompressw a0, a0, a1
  13 ; RV64B-NEXT:    ret
  14 ;
  15 ; RV64ZBE-LABEL: bcompress32:
  16 ; RV64ZBE:       # %bb.0:
  17 ; RV64ZBE-NEXT:    bcompressw a0, a0, a1
  18 ; RV64ZBE-NEXT:    ret
  19   %tmp = call i32 @llvm.riscv.bcompress.i32(i32 %a, i32 %b)
  20   ret i32 %tmp
  21 }
  22
  23 define signext i32 @bcompress32_demandedbits(i32 signext %a, i32 signext %b, i32 signext %c, i32 signext %d) nounwind {
  24 ; RV64B-LABEL: bcompress32_demandedbits:
  25 ; RV64B:       # %bb.0:
  26 ; RV64B-NEXT:    add a0, a0, a1
  27 ; RV64B-NEXT:    add a1, a2, a3
  28 ; RV64B-NEXT:    bcompressw a0, a0, a1
  29 ; RV64B-NEXT:    ret
  30 ;
  31 ; RV64ZBE-LABEL: bcompress32_demandedbits:
  32 ; RV64ZBE:       # %bb.0:
  33 ; RV64ZBE-NEXT:    add a0, a0, a1
  34 ; RV64ZBE-NEXT:    add a1, a2, a3
  35 ; RV64ZBE-NEXT:    bcompressw a0, a0, a1
  36 ; RV64ZBE-NEXT:    ret
  37   %e = add i32 %a, %b
  38   %f = add i32 %c, %d
  39   %tmp = call i32 @llvm.riscv.bcompress.i32(i32 %e, i32 %f)
  40   ret i32 %tmp
  41 }
  42
  43 declare i32 @llvm.riscv.bdecompress.i32(i32 %a, i32 %b)
  44
  45 define signext i32 @bdecompress32(i32 signext %a, i32 signext %b) nounwind {
  46 ; RV64B-LABEL: bdecompress32:
  47 ; RV64B:       # %bb.0:
  48 ; RV64B-NEXT:    bdecompressw a0, a0, a1
  49 ; RV64B-NEXT:    ret
  50 ;
  51 ; RV64ZBE-LABEL: bdecompress32:
  52 ; RV64ZBE:       # %bb.0:
  53 ; RV64ZBE-NEXT:    bdecompressw a0, a0, a1
  54 ; RV64ZBE-NEXT:    ret
  55   %tmp = call i32 @llvm.riscv.bdecompress.i32(i32 %a, i32 %b)
  56   ret i32 %tmp
  57 }
  58
  59 define signext i32 @bdecompress32_demandedbits(i32 signext %a, i32 signext %b, i32 signext %c, i32 signext %d) nounwind {
  60 ; RV64B-LABEL: bdecompress32_demandedbits:
  61 ; RV64B:       # %bb.0:
  62 ; RV64B-NEXT:    add a0, a0, a1
  63 ; RV64B-NEXT:    add a1, a2, a3
  64 ; RV64B-NEXT:    bdecompressw a0, a0, a1
  65 ; RV64B-NEXT:    ret
  66 ;
  67 ; RV64ZBE-LABEL: bdecompress32_demandedbits:
  68 ; RV64ZBE:       # %bb.0:
  69 ; RV64ZBE-NEXT:    add a0, a0, a1
  70 ; RV64ZBE-NEXT:    add a1, a2, a3
  71 ; RV64ZBE-NEXT:    bdecompressw a0, a0, a1
  72 ; RV64ZBE-NEXT:    ret
  73   %e = add i32 %a, %b
  74   %f = add i32 %c, %d
  75   %tmp = call i32 @llvm.riscv.bdecompress.i32(i32 %e, i32 %f)
  76   ret i32 %tmp
  77 }
  78
  79 declare i64 @llvm.riscv.bcompress.i64(i64 %a, i64 %b)
  80
  81 define i64 @bcompress64(i64 %a, i64 %b) nounwind {
  82 ; RV64B-LABEL: bcompress64:
  83 ; RV64B:       # %bb.0:
  84 ; RV64B-NEXT:    bcompress a0, a0, a1
  85 ; RV64B-NEXT:    ret
  86 ;
  87 ; RV64ZBE-LABEL: bcompress64:
  88 ; RV64ZBE:       # %bb.0:
  89 ; RV64ZBE-NEXT:    bcompress a0, a0, a1
  90 ; RV64ZBE-NEXT:    ret
  91   %tmp = call i64 @llvm.riscv.bcompress.i64(i64 %a, i64 %b)
  92   ret i64 %tmp
  93 }
  94
  95 declare i64 @llvm.riscv.bdecompress.i64(i64 %a, i64 %b)
  96
  97 define i64 @bdecompress64(i64 %a, i64 %b) nounwind {
  98 ; RV64B-LABEL: bdecompress64:
  99 ; RV64B:       # %bb.0:
 100 ; RV64B-NEXT:    bdecompress a0, a0, a1
 101 ; RV64B-NEXT:    ret
 102 ;
 103 ; RV64ZBE-LABEL: bdecompress64:
 104 ; RV64ZBE:       # %bb.0:
 105 ; RV64ZBE-NEXT:    bdecompress a0, a0, a1
 106 ; RV64ZBE-NEXT:    ret
 107   %tmp = call i64 @llvm.riscv.bdecompress.i64(i64 %a, i64 %b)
 108   ret i64 %tmp
 109 }