llvm/test/CodeGen/RISCV/rv64zbr.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv64 -mattr=experimental-zbr -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV64ZBR
   4
   5 declare i64 @llvm.riscv.crc32.b.i64(i64)
   6
   7 define i64 @crc32b(i64 %a) nounwind {
   8 ; RV64ZBR-LABEL: crc32b:
   9 ; RV64ZBR:       # %bb.0:
  10 ; RV64ZBR-NEXT:    crc32.b a0, a0
  11 ; RV64ZBR-NEXT:    ret
  12   %tmp = call i64 @llvm.riscv.crc32.b.i64(i64 %a)
  13  ret i64 %tmp
  14 }
  15
  16 declare i64 @llvm.riscv.crc32.h.i64(i64)
  17
  18 define i64 @crc32h(i64 %a) nounwind {
  19 ; RV64ZBR-LABEL: crc32h:
  20 ; RV64ZBR:       # %bb.0:
  21 ; RV64ZBR-NEXT:    crc32.h a0, a0
  22 ; RV64ZBR-NEXT:    ret
  23   %tmp = call i64 @llvm.riscv.crc32.h.i64(i64 %a)
  24  ret i64 %tmp
  25 }
  26
  27 declare i64 @llvm.riscv.crc32.w.i64(i64)
  28
  29 define i64 @crc32w(i64 %a) nounwind {
  30 ; RV64ZBR-LABEL: crc32w:
  31 ; RV64ZBR:       # %bb.0:
  32 ; RV64ZBR-NEXT:    crc32.w a0, a0
  33 ; RV64ZBR-NEXT:    ret
  34   %tmp = call i64 @llvm.riscv.crc32.w.i64(i64 %a)
  35  ret i64 %tmp
  36 }
  37
  38 declare i64 @llvm.riscv.crc32c.b.i64(i64)
  39
  40 define i64 @crc32cb(i64 %a) nounwind {
  41 ; RV64ZBR-LABEL: crc32cb:
  42 ; RV64ZBR:       # %bb.0:
  43 ; RV64ZBR-NEXT:    crc32c.b a0, a0
  44 ; RV64ZBR-NEXT:    ret
  45   %tmp = call i64 @llvm.riscv.crc32c.b.i64(i64 %a)
  46  ret i64 %tmp
  47 }
  48
  49 declare i64 @llvm.riscv.crc32c.h.i64(i64)
  50
  51 define i64 @crc32ch(i64 %a) nounwind {
  52 ; RV64ZBR-LABEL: crc32ch:
  53 ; RV64ZBR:       # %bb.0:
  54 ; RV64ZBR-NEXT:    crc32c.h a0, a0
  55 ; RV64ZBR-NEXT:    ret
  56   %tmp = call i64 @llvm.riscv.crc32c.h.i64(i64 %a)
  57  ret i64 %tmp
  58 }
  59
  60 declare i64 @llvm.riscv.crc32c.w.i64(i64)
  61
  62 define i64 @crc32cw(i64 %a) nounwind {
  63 ; RV64ZBR-LABEL: crc32cw:
  64 ; RV64ZBR:       # %bb.0:
  65 ; RV64ZBR-NEXT:    crc32c.w a0, a0
  66 ; RV64ZBR-NEXT:    ret
  67   %tmp = call i64 @llvm.riscv.crc32c.w.i64(i64 %a)
  68  ret i64 %tmp
  69 }
  70
  71 declare i64 @llvm.riscv.crc32.d.i64(i64)
  72
  73 define i64 @crc32d(i64 %a) nounwind {
  74 ; RV64ZBR-LABEL: crc32d:
  75 ; RV64ZBR:       # %bb.0:
  76 ; RV64ZBR-NEXT:    crc32.d a0, a0
  77 ; RV64ZBR-NEXT:    ret
  78   %tmp = call i64 @llvm.riscv.crc32.d.i64(i64 %a)
  79  ret i64 %tmp
  80 }
  81
  82 declare i64 @llvm.riscv.crc32c.d.i64(i64)
  83
  84 define i64 @crc32cd(i64 %a) nounwind {
  85 ; RV64ZBR-LABEL: crc32cd:
  86 ; RV64ZBR:       # %bb.0:
  87 ; RV64ZBR-NEXT:    crc32c.d a0, a0
  88 ; RV64ZBR-NEXT:    ret
  89   %tmp = call i64 @llvm.riscv.crc32c.d.i64(i64 %a)
  90  ret i64 %tmp
  91 }