llvm/test/CodeGen/Thumb2/LowOverheadLoops/dont-remove-loop-update.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=thumbv8.1m.main -mattr=+mve,+lob -run-pass=arm-low-overhead-loops --verify-machineinstrs %s -o - | FileCheck %s
   3
   4 # There are 2 SUBS, so don't use tail predication
   5
   6 --- |
   7   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   8   target triple = "thumbv8.1m.main-arm-unknown-eabi"
   9
  10   define dso_local void @use_before_def(i32* noalias nocapture %A, i32* noalias nocapture readonly %B, i32* noalias nocapture readonly %C, i32 %N) local_unnamed_addr #0 {
  11   entry:
  12     %cmp8 = icmp sgt i32 %N, 0
  13     %0 = add i32 %N, 3
  14     %1 = lshr i32 %0, 2
  15     %2 = shl nuw i32 %1, 2
  16     %3 = add i32 %2, -4
  17     %4 = lshr i32 %3, 2
  18     %5 = add nuw nsw i32 %4, 1
  19     br i1 %cmp8, label %vector.ph, label %for.cond.cleanup
  20
  21   vector.ph:                                        ; preds = %entry
  22     %start = call i32 @llvm.start.loop.iterations.i32(i32 %5)
  23     br label %vector.body
  24
  25   vector.body:                                      ; preds = %vector.body, %vector.ph
  26     %lsr.iv17 = phi i32* [ %scevgep18, %vector.body ], [ %A, %vector.ph ]
  27     %lsr.iv14 = phi i32* [ %scevgep15, %vector.body ], [ %C, %vector.ph ]
  28     %lsr.iv = phi i32* [ %scevgep, %vector.body ], [ %B, %vector.ph ]
  29     %6 = phi i32 [ %start, %vector.ph ], [ %11, %vector.body ]
  30     %7 = phi i32 [ %N, %vector.ph ], [ %9, %vector.body ]
  31     %lsr.iv13 = bitcast i32* %lsr.iv to <4 x i32>*
  32     %lsr.iv1416 = bitcast i32* %lsr.iv14 to <4 x i32>*
  33     %lsr.iv1719 = bitcast i32* %lsr.iv17 to <4 x i32>*
  34     %8 = call <4 x i1> @llvm.arm.vctp32(i32 %7)
  35     %9 = sub i32 %7, 4
  36     %wide.masked.load = call <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>* %lsr.iv13, i32 4, <4 x i1> %8, <4 x i32> undef)
  37     %wide.masked.load12 = call <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>* %lsr.iv1416, i32 4, <4 x i1> %8, <4 x i32> undef)
  38     %10 = add nsw <4 x i32> %wide.masked.load12, %wide.masked.load
  39     call void @llvm.masked.store.v4i32.p0v4i32(<4 x i32> %10, <4 x i32>* %lsr.iv1719, i32 4, <4 x i1> %8)
  40     %scevgep = getelementptr i32, i32* %lsr.iv, i32 4
  41     %scevgep15 = getelementptr i32, i32* %lsr.iv14, i32 4
  42     %scevgep18 = getelementptr i32, i32* %lsr.iv17, i32 4
  43     %11 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %6, i32 1)
  44     %12 = icmp ne i32 %11, 0
  45     br i1 %12, label %vector.body, label %for.cond.cleanup
  46
  47   for.cond.cleanup:                                 ; preds = %vector.body, %entry
  48     ret void
  49   }
  50   declare i32 @llvm.start.loop.iterations.i32(i32)
  51   declare <4 x i1> @llvm.arm.vctp32(i32)
  52   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32)
  53   declare void @llvm.lifetime.start.p0i8(i64 immarg, i8* nocapture)
  54   declare <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>*, i32 immarg, <4 x i1>, <4 x i32>)
  55   declare void @llvm.masked.store.v4i32.p0v4i32(<4 x i32>, <4 x i32>*, i32 immarg, <4 x i1>)
  56
  57 ...
  58 ---
  59 name:            use_before_def
  60 alignment:       2
  61 exposesReturnsTwice: false
  62 legalized:       false
  63 regBankSelected: false
  64 selected:        false
  65 failedISel:      false
  66 tracksRegLiveness: true
  67 hasWinCFI:       false
  68 registers:       []
  69 liveins:
  70   - { reg: '$r0', virtual-reg: '' }
  71   - { reg: '$r1', virtual-reg: '' }
  72   - { reg: '$r2', virtual-reg: '' }
  73   - { reg: '$r3', virtual-reg: '' }
  74 frameInfo:
  75   isFrameAddressTaken: false
  76   isReturnAddressTaken: false
  77   hasStackMap:     false
  78   hasPatchPoint:   false
  79   stackSize:       8
  80   offsetAdjustment: 0
  81   maxAlignment:    4
  82   adjustsStack:    false
  83   hasCalls:        false
  84   stackProtector:  ''
  85   maxCallFrameSize: 0
  86   cvBytesOfCalleeSavedRegisters: 0
  87   hasOpaqueSPAdjustment: false
  88   hasVAStart:      false
  89   hasMustTailInVarArgFunc: false
  90   localFrameSize:  0
  91   savePoint:       ''
  92   restorePoint:    ''
  93 fixedStack:      []
  94 stack:
  95   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  96       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  97       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  98   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  99       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
 100       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
 101 callSites:       []
 102 constants:       []
 103 machineFunctionInfo: {}
 104 body:             |
 105   ; CHECK-LABEL: name: use_before_def
 106   ; CHECK: bb.0.entry:
 107   ; CHECK:   successors: %bb.1(0x80000000)
 108   ; CHECK:   liveins: $lr, $r0, $r1, $r2, $r3, $r7
 109   ; CHECK:   frame-setup tPUSH 14 /* CC::al */, $noreg, killed $r7, killed $lr, implicit-def $sp, implicit $sp
 110   ; CHECK:   frame-setup CFI_INSTRUCTION def_cfa_offset 8
 111   ; CHECK:   frame-setup CFI_INSTRUCTION offset $lr, -4
 112   ; CHECK:   frame-setup CFI_INSTRUCTION offset $r7, -8
 113   ; CHECK:   dead $r7 = frame-setup tMOVr $sp, 14 /* CC::al */, $noreg
 114   ; CHECK:   frame-setup CFI_INSTRUCTION def_cfa_register $r7
 115   ; CHECK:   tCMPi8 renamable $r3, 1, 14 /* CC::al */, $noreg, implicit-def $cpsr
 116   ; CHECK:   t2IT 11, 8, implicit-def $itstate
 117   ; CHECK:   tPOP_RET 11 /* CC::lt */, killed $cpsr, def $r7, def $pc, implicit killed $itstate
 118   ; CHECK: bb.1.vector.ph:
 119   ; CHECK:   successors: %bb.2(0x80000000)
 120   ; CHECK:   liveins: $r0, $r1, $r2, $r3
 121   ; CHECK:   renamable $r12 = t2ADDri renamable $r3, 3, 14 /* CC::al */, $noreg, $noreg
 122   ; CHECK:   renamable $lr = t2MOVi 1, 14 /* CC::al */, $noreg, $noreg
 123   ; CHECK:   renamable $r12 = t2BICri killed renamable $r12, 3, 14 /* CC::al */, $noreg, $noreg
 124   ; CHECK:   renamable $r12 = t2SUBri killed renamable $r12, 4, 14 /* CC::al */, $noreg, $noreg
 125   ; CHECK:   renamable $lr = nuw nsw t2ADDrs killed renamable $lr, killed renamable $r12, 19, 14 /* CC::al */, $noreg, $noreg
 126   ; CHECK: bb.2.vector.body:
 127   ; CHECK:   successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 128   ; CHECK:   liveins: $lr, $r0, $r1, $r2, $r3
 129   ; CHECK:   renamable $vpr = MVE_VCTP32 renamable $r3, 0, $noreg
 130   ; CHECK:   MVE_VPST 4, implicit $vpr
 131   ; CHECK:   renamable $r1, renamable $q0 = MVE_VLDRWU32_post killed renamable $r1, 16, 1, renamable $vpr :: (load (s128) from %ir.lsr.iv13, align 4)
 132   ; CHECK:   renamable $r2, renamable $q1 = MVE_VLDRWU32_post killed renamable $r2, 16, 1, renamable $vpr :: (load (s128) from %ir.lsr.iv1416, align 4)
 133   ; CHECK:   renamable $r3, dead $cpsr = tSUBi8 killed renamable $r3, 4, 14 /* CC::al */, $noreg
 134   ; CHECK:   renamable $q0 = nsw MVE_VADDi32 killed renamable $q1, killed renamable $q0, 0, $noreg, undef renamable $q0
 135   ; CHECK:   MVE_VPST 8, implicit $vpr
 136   ; CHECK:   renamable $r0 = MVE_VSTRWU32_post killed renamable $q0, killed renamable $r0, 16, 1, killed renamable $vpr :: (store (s128) into %ir.lsr.iv1719, align 4)
 137   ; CHECK:   renamable $r3, dead $cpsr = tSUBi8 killed renamable $r3, 4, 14 /* CC::al */, $noreg
 138   ; CHECK:   $lr = t2LEUpdate killed renamable $lr, %bb.2
 139   ; CHECK: bb.3.for.cond.cleanup:
 140   ; CHECK:   tPOP_RET 14 /* CC::al */, $noreg, def $r7, def $pc
 141   bb.0.entry:
 142     successors: %bb.1(0x80000000)
 143     liveins: $r0, $r1, $r2, $r3, $r7, $lr
 144
 145     frame-setup tPUSH 14, $noreg, killed $r7, killed $lr, implicit-def $sp, implicit $sp
 146     frame-setup CFI_INSTRUCTION def_cfa_offset 8
 147     frame-setup CFI_INSTRUCTION offset $lr, -4
 148     frame-setup CFI_INSTRUCTION offset $r7, -8
 149     $r7 = frame-setup tMOVr $sp, 14, $noreg
 150     frame-setup CFI_INSTRUCTION def_cfa_register $r7
 151     tCMPi8 renamable $r3, 1, 14, $noreg, implicit-def $cpsr
 152     t2IT 11, 8, implicit-def $itstate
 153     tPOP_RET 11, killed $cpsr, def $r7, def $pc, implicit killed $itstate
 154
 155   bb.1.vector.ph:
 156     successors: %bb.2(0x80000000)
 157     liveins: $r0, $r1, $r2, $r3, $r7, $lr
 158
 159     renamable $r12 = t2ADDri renamable $r3, 3, 14, $noreg, $noreg
 160     renamable $lr = t2MOVi 1, 14, $noreg, $noreg
 161     renamable $r12 = t2BICri killed renamable $r12, 3, 14, $noreg, $noreg
 162     renamable $r12 = t2SUBri killed renamable $r12, 4, 14, $noreg, $noreg
 163     renamable $lr = nuw nsw t2ADDrs killed renamable $lr, killed renamable $r12, 19, 14, $noreg, $noreg
 164     $lr = t2DoLoopStart renamable $lr
 165
 166   bb.2.vector.body:
 167     successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 168     liveins: $lr, $r0, $r1, $r2, $r3
 169
 170     renamable $vpr = MVE_VCTP32 renamable $r3, 0, $noreg
 171     MVE_VPST 4, implicit $vpr
 172     renamable $r1, renamable $q0 = MVE_VLDRWU32_post killed renamable $r1, 16, 1, renamable $vpr :: (load (s128) from %ir.lsr.iv13, align 4)
 173     renamable $r2, renamable $q1 = MVE_VLDRWU32_post killed renamable $r2, 16, 1, renamable $vpr :: (load (s128) from %ir.lsr.iv1416, align 4)
 174     renamable $r3, dead $cpsr = tSUBi8 killed renamable $r3, 4, 14, $noreg
 175     renamable $q0 = nsw MVE_VADDi32 killed renamable $q1, killed renamable $q0, 0, $noreg, undef renamable $q0
 176     MVE_VPST 8, implicit $vpr
 177     renamable $r0 = MVE_VSTRWU32_post killed renamable $q0, killed renamable $r0, 16, 1, killed renamable $vpr :: (store (s128) into %ir.lsr.iv1719, align 4)
 178     renamable $lr = t2LoopDec killed renamable $lr, 1
 179     renamable $r3, dead $cpsr = tSUBi8 killed renamable $r3, 4, 14, $noreg
 180     t2LoopEnd renamable $lr, %bb.2, implicit-def dead $cpsr
 181     tB %bb.3, 14, $noreg
 182
 183   bb.3.for.cond.cleanup:
 184     tPOP_RET 14, $noreg, def $r7, def $pc
 185
 186 ...