llvm/test/CodeGen/Thumb2/LowOverheadLoops/iv-two-vcmp.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=thumbv8.1m.main -mattr=+mve -run-pass=arm-low-overhead-loops %s -o - --verify-machineinstrs | FileCheck %s
   3
   4 --- |
   5   define dso_local arm_aapcs_vfpcc void @test(i32* noalias nocapture %a, i32* nocapture readonly %b, i32 %N) local_unnamed_addr #0 {
   6   entry:
   7     %cmp9 = icmp eq i32 %N, 0
   8     %tmp = add i32 %N, 3
   9     %tmp1 = lshr i32 %tmp, 2
  10     %tmp2 = shl nuw i32 %tmp1, 2
  11     %tmp3 = add i32 %tmp2, -4
  12     %tmp4 = lshr i32 %tmp3, 2
  13     %tmp5 = add nuw nsw i32 %tmp4, 1
  14     br i1 %cmp9, label %for.cond.cleanup, label %vector.ph
  15
  16   vector.ph:                                        ; preds = %entry
  17     %div = lshr i32 %N, 1
  18     %trip.count.minus.1 = add i32 %N, -1
  19     %broadcast.splatinsert = insertelement <4 x i32> undef, i32 %trip.count.minus.1, i32 0
  20     %broadcast.splat = shufflevector <4 x i32> %broadcast.splatinsert, <4 x i32> undef, <4 x i32> zeroinitializer
  21     %start = call i32 @llvm.start.loop.iterations.i32(i32 %tmp5)
  22     br label %vector.body
  23
  24   vector.body:                                      ; preds = %vector.body, %vector.ph
  25     %lsr.iv = phi i32 [ %lsr.iv.next, %vector.body ], [ %start, %vector.ph ]
  26     %lsr.iv3 = phi i32* [ %scevgep4, %vector.body ], [ %b, %vector.ph ]
  27     %lsr.iv1 = phi i32* [ %scevgep, %vector.body ], [ %a, %vector.ph ]
  28     %vec.ind = phi <4 x i32> [ <i32 0, i32 1, i32 2, i32 3>, %vector.ph ], [ %vec.ind.next, %vector.body ]
  29     %elts.rem = phi i32 [ %N, %vector.ph ], [ %elts.rem.next, %vector.body ]
  30     %lsr.iv12 = bitcast i32* %lsr.iv1 to <4 x i32>*
  31     %lsr.iv35 = bitcast i32* %lsr.iv3 to <4 x i32>*
  32     %tmp7 = insertelement <4 x i32> undef, i32 %div, i32 0
  33     %tmp8 = shufflevector <4 x i32> %tmp7, <4 x i32> undef, <4 x i32> zeroinitializer
  34     %tmp9 = icmp ult <4 x i32> %vec.ind, %tmp8
  35     %lower = icmp uge <4 x i32> %vec.ind, <i32 1, i32 1, i32 1, i32 1>
  36     %tmp10 = call <4 x i1> @llvm.arm.mve.vctp32(i32 %elts.rem)
  37     %tmp11 = and <4 x i1> %tmp9, %tmp10
  38     %pred = and <4 x i1> %tmp11, %lower
  39     %wide.masked.load = call <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>* %lsr.iv35, i32 4, <4 x i1> %pred, <4 x i32> undef)
  40     call void @llvm.masked.store.v4i32.p0v4i32(<4 x i32> %wide.masked.load, <4 x i32>* %lsr.iv12, i32 4, <4 x i1> %pred)
  41     %vec.ind.next = add <4 x i32> %vec.ind, <i32 4, i32 4, i32 4, i32 4>
  42     %elts.rem.next = sub i32 %elts.rem, 4
  43     %scevgep = getelementptr i32, i32* %lsr.iv1, i32 4
  44     %scevgep4 = getelementptr i32, i32* %lsr.iv3, i32 4
  45     %tmp12 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %lsr.iv, i32 1)
  46     %tmp13 = icmp ne i32 %tmp12, 0
  47     %lsr.iv.next = add nsw i32 %lsr.iv, -1
  48     br i1 %tmp13, label %vector.body, label %for.cond.cleanup
  49
  50   for.cond.cleanup:                                 ; preds = %vector.body, %entry
  51     ret void
  52   }
  53
  54   declare <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>*, i32 immarg, <4 x i1>, <4 x i32>)
  55   declare void @llvm.masked.store.v4i32.p0v4i32(<4 x i32>, <4 x i32>*, i32 immarg, <4 x i1>)
  56   declare <4 x i1> @llvm.arm.mve.vctp32(i32)
  57   declare i32 @llvm.start.loop.iterations.i32(i32)
  58   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32)
  59 ...
  60 ---
  61 name:            test
  62 alignment:       16
  63 tracksRegLiveness: true
  64 registers:       []
  65 liveins:
  66   - { reg: '$r0', virtual-reg: '' }
  67   - { reg: '$r1', virtual-reg: '' }
  68   - { reg: '$r2', virtual-reg: '' }
  69 frameInfo:
  70   stackSize:       24
  71   offsetAdjustment: 0
  72   maxAlignment:    8
  73 fixedStack:      []
  74 stack:
  75   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  76       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  77       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  78   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  79       stack-id: default, callee-saved-register: '$r4', callee-saved-restored: true,
  80       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  81   - { id: 2, name: '', type: spill-slot, offset: -16, size: 8, alignment: 8,
  82       stack-id: default, callee-saved-register: '$d9', callee-saved-restored: true,
  83       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  84   - { id: 3, name: '', type: spill-slot, offset: -24, size: 8, alignment: 8,
  85       stack-id: default, callee-saved-register: '$d8', callee-saved-restored: true,
  86       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  87 callSites:       []
  88 constants:
  89   - id:              0
  90     value:           '<4 x i32> <i32 0, i32 1, i32 2, i32 3>'
  91     alignment:       16
  92     isTargetSpecific: false
  93 machineFunctionInfo: {}
  94 body:             |
  95   ; CHECK-LABEL: name: test
  96   ; CHECK: bb.0.entry:
  97   ; CHECK:   successors: %bb.3(0x30000000), %bb.1(0x50000000)
  98   ; CHECK:   liveins: $lr, $d8, $d9, $r0, $r1, $r2, $r4
  99   ; CHECK:   frame-setup tPUSH 14 /* CC::al */, $noreg, killed $r4, killed $lr, implicit-def $sp, implicit $sp
 100   ; CHECK:   frame-setup CFI_INSTRUCTION def_cfa_offset 8
 101   ; CHECK:   frame-setup CFI_INSTRUCTION offset $lr, -4
 102   ; CHECK:   frame-setup CFI_INSTRUCTION offset $r4, -8
 103   ; CHECK:   $sp = frame-setup VSTMDDB_UPD $sp, 14 /* CC::al */, $noreg, killed $d8, killed $d9
 104   ; CHECK:   frame-setup CFI_INSTRUCTION def_cfa_offset 24
 105   ; CHECK:   frame-setup CFI_INSTRUCTION offset $d9, -16
 106   ; CHECK:   frame-setup CFI_INSTRUCTION offset $d8, -24
 107   ; CHECK:   tCBZ $r2, %bb.3
 108   ; CHECK: bb.1.vector.ph:
 109   ; CHECK:   successors: %bb.2(0x80000000)
 110   ; CHECK:   liveins: $r0, $r1, $r2
 111   ; CHECK:   renamable $r3, dead $cpsr = tADDi3 renamable $r2, 3, 14 /* CC::al */, $noreg
 112   ; CHECK:   renamable $q2 = MVE_VMOVimmi32 1, 0, $noreg, undef renamable $q2
 113   ; CHECK:   renamable $r3 = t2BICri killed renamable $r3, 3, 14 /* CC::al */, $noreg, $noreg
 114   ; CHECK:   renamable $q3 = MVE_VMOVimmi32 4, 0, $noreg, undef renamable $q3
 115   ; CHECK:   renamable $r12 = t2SUBri killed renamable $r3, 4, 14 /* CC::al */, $noreg, $noreg
 116   ; CHECK:   renamable $r3, dead $cpsr = tMOVi8 1, 14 /* CC::al */, $noreg
 117   ; CHECK:   renamable $r3 = nuw nsw t2ADDrs killed renamable $r3, killed renamable $r12, 19, 14 /* CC::al */, $noreg, $noreg
 118   ; CHECK:   dead $lr = t2DLS renamable $r3
 119   ; CHECK:   $r4 = tMOVr killed $r3, 14 /* CC::al */, $noreg
 120   ; CHECK:   renamable $r3 = tLEApcrel %const.0, 14 /* CC::al */, $noreg
 121   ; CHECK:   renamable $q0 = MVE_VLDRWU32 killed renamable $r3, 0, 0, $noreg :: (load (s128) from constant-pool)
 122   ; CHECK:   renamable $r3, dead $cpsr = tLSRri renamable $r2, 1, 14 /* CC::al */, $noreg
 123   ; CHECK:   renamable $q1 = MVE_VDUP32 killed renamable $r3, 0, $noreg, undef renamable $q1
 124   ; CHECK: bb.2.vector.body:
 125   ; CHECK:   successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 126   ; CHECK:   liveins: $q0, $q1, $q2, $q3, $r0, $r1, $r2, $r4
 127   ; CHECK:   renamable $vpr = MVE_VCTP32 renamable $r2, 0, $noreg
 128   ; CHECK:   $lr = tMOVr $r4, 14 /* CC::al */, $noreg
 129   ; CHECK:   renamable $r4, dead $cpsr = nsw tSUBi8 killed $r4, 1, 14 /* CC::al */, $noreg
 130   ; CHECK:   renamable $r2, dead $cpsr = tSUBi8 killed renamable $r2, 4, 14 /* CC::al */, $noreg
 131   ; CHECK:   MVE_VPST 1, implicit $vpr
 132   ; CHECK:   renamable $vpr = MVE_VCMPu32 renamable $q1, renamable $q0, 8, 1, killed renamable $vpr
 133   ; CHECK:   renamable $vpr = MVE_VCMPu32 renamable $q0, renamable $q2, 2, 1, killed renamable $vpr
 134   ; CHECK:   renamable $r1, renamable $q4 = MVE_VLDRWU32_post killed renamable $r1, 16, 1, renamable $vpr :: (load (s128) from %ir.lsr.iv35, align 4)
 135   ; CHECK:   renamable $r0 = MVE_VSTRWU32_post killed renamable $q4, killed renamable $r0, 16, 1, killed renamable $vpr :: (store (s128) into %ir.lsr.iv12, align 4)
 136   ; CHECK:   renamable $q0 = MVE_VADDi32 killed renamable $q0, renamable $q3, 0, $noreg, undef renamable $q0
 137   ; CHECK:   dead $lr = t2LEUpdate killed renamable $lr, %bb.2
 138   ; CHECK: bb.3.for.cond.cleanup:
 139   ; CHECK:   $sp = frame-destroy VLDMDIA_UPD $sp, 14 /* CC::al */, $noreg, def $d8, def $d9
 140   ; CHECK:   frame-destroy tPOP_RET 14 /* CC::al */, $noreg, def $r4, def $pc
 141   ; CHECK: bb.4 (align 16):
 142   ; CHECK:   CONSTPOOL_ENTRY 0, %const.0, 16
 143   bb.0.entry:
 144     successors: %bb.3(0x30000000), %bb.1(0x50000000)
 145     liveins: $r0, $r1, $r2, $r4, $lr, $d8, $d9
 146
 147     frame-setup tPUSH 14 /* CC::al */, $noreg, killed $r4, killed $lr, implicit-def $sp, implicit $sp
 148     frame-setup CFI_INSTRUCTION def_cfa_offset 8
 149     frame-setup CFI_INSTRUCTION offset $lr, -4
 150     frame-setup CFI_INSTRUCTION offset $r4, -8
 151     $sp = frame-setup VSTMDDB_UPD $sp, 14 /* CC::al */, $noreg, killed $d8, killed $d9
 152     frame-setup CFI_INSTRUCTION def_cfa_offset 24
 153     frame-setup CFI_INSTRUCTION offset $d9, -16
 154     frame-setup CFI_INSTRUCTION offset $d8, -24
 155     tCBZ $r2, %bb.3
 156
 157   bb.1.vector.ph:
 158     successors: %bb.2(0x80000000)
 159     liveins: $r0, $r1, $r2
 160
 161     renamable $r3, dead $cpsr = tADDi3 renamable $r2, 3, 14 /* CC::al */, $noreg
 162     renamable $q2 = MVE_VMOVimmi32 1, 0, $noreg, undef renamable $q2
 163     renamable $r3 = t2BICri killed renamable $r3, 3, 14 /* CC::al */, $noreg, $noreg
 164     renamable $q3 = MVE_VMOVimmi32 4, 0, $noreg, undef renamable $q3
 165     renamable $r12 = t2SUBri killed renamable $r3, 4, 14 /* CC::al */, $noreg, $noreg
 166     renamable $r3, dead $cpsr = tMOVi8 1, 14 /* CC::al */, $noreg
 167     renamable $r3 = nuw nsw t2ADDrs killed renamable $r3, killed renamable $r12, 19, 14 /* CC::al */, $noreg, $noreg
 168     $lr = t2DoLoopStart renamable $r3
 169     $r4 = tMOVr killed $r3, 14 /* CC::al */, $noreg
 170     renamable $r3 = tLEApcrel %const.0, 14 /* CC::al */, $noreg
 171     renamable $q0 = MVE_VLDRWU32 killed renamable $r3, 0, 0, $noreg :: (load (s128) from constant-pool)
 172     renamable $r3, dead $cpsr = tLSRri renamable $r2, 1, 14 /* CC::al */, $noreg
 173     renamable $q1 = MVE_VDUP32 killed renamable $r3, 0, $noreg, undef renamable $q1
 174
 175   bb.2.vector.body:
 176     successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 177     liveins: $q0, $q1, $q2, $q3, $r0, $r1, $r2, $r4
 178
 179     renamable $vpr = MVE_VCTP32 renamable $r2, 0, $noreg
 180     $lr = tMOVr $r4, 14 /* CC::al */, $noreg
 181     renamable $r4, dead $cpsr = nsw tSUBi8 killed $r4, 1, 14 /* CC::al */, $noreg
 182     renamable $r2, dead $cpsr = tSUBi8 killed renamable $r2, 4, 14 /* CC::al */, $noreg
 183     MVE_VPST 1, implicit $vpr
 184     renamable $vpr = MVE_VCMPu32 renamable $q1, renamable $q0, 8, 1, killed renamable $vpr
 185     renamable $vpr = MVE_VCMPu32 renamable $q0, renamable $q2, 2, 1, killed renamable $vpr
 186     renamable $r1, renamable $q4 = MVE_VLDRWU32_post killed renamable $r1, 16, 1, renamable $vpr :: (load (s128) from %ir.lsr.iv35, align 4)
 187     renamable $r0 = MVE_VSTRWU32_post killed renamable $q4, killed renamable $r0, 16, 1, killed renamable $vpr :: (store (s128) into %ir.lsr.iv12, align 4)
 188     renamable $q0 = MVE_VADDi32 killed renamable $q0, renamable $q3, 0, $noreg, undef renamable $q0
 189     renamable $lr = t2LoopDec killed renamable $lr, 1
 190     t2LoopEnd killed renamable $lr, %bb.2, implicit-def dead $cpsr
 191     tB %bb.3, 14 /* CC::al */, $noreg
 192
 193   bb.3.for.cond.cleanup:
 194     $sp = frame-destroy VLDMDIA_UPD $sp, 14 /* CC::al */, $noreg, def $d8, def $d9
 195     frame-destroy tPOP_RET 14 /* CC::al */, $noreg, def $r4, def $pc
 196
 197   bb.4 (align 16):
 198     CONSTPOOL_ENTRY 0, %const.0, 16
 199
 200 ...