llvm/test/CodeGen/Thumb2/LowOverheadLoops/subreg-liveness.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=thumbv8.1m.main -mattr=+mve -run-pass=arm-low-overhead-loops -arm-enable-subreg-liveness %s -o - --verify-machineinstrs | FileCheck %s
   3
   4 --- |
   5   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   6   target triple = "thumbv8.1m.main-arm-none-eabi"
   7
   8   define i32 @test(i8* nocapture readnone %x, i32* noalias %y, i32 %n, <4 x i32> %0, <4 x i32> %1, <4 x i32> %2, <4 x i32> %3, <4 x i32> %p) {
   9   entry:
  10     %cmp13 = icmp sgt i32 %n, 0
  11     br i1 %cmp13, label %while.body.preheader, label %while.end
  12
  13   while.body.preheader:                             ; preds = %entry
  14     %4 = add i32 %n, 3
  15     %smin = call i32 @llvm.smin.i32(i32 %n, i32 4)
  16     %5 = sub i32 %4, %smin
  17     %6 = lshr i32 %5, 2
  18     %7 = add nuw nsw i32 %6, 1
  19     %8 = call i32 @llvm.start.loop.iterations.i32(i32 %7)
  20     br label %while.body
  21
  22   while.body:                                       ; preds = %while.body.preheader, %while.body
  23     %y.addr.016 = phi i32* [ %add.ptr, %while.body ], [ %y, %while.body.preheader ]
  24     %s.015 = phi <4 x i32> [ %mul, %while.body ], [ <i32 1, i32 1, i32 1, i32 1>, %while.body.preheader ]
  25     %n.addr.014 = phi i32 [ %12, %while.body ], [ %n, %while.body.preheader ]
  26     %9 = phi i32 [ %8, %while.body.preheader ], [ %13, %while.body ]
  27     %y.addr.0161 = bitcast i32* %y.addr.016 to <4 x i32>*
  28     %10 = tail call <4 x i1> @llvm.arm.mve.vctp32(i32 %n.addr.014)
  29     %11 = tail call <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>* %y.addr.0161, i32 4, <4 x i1> %10, <4 x i32> zeroinitializer)
  30     %mul = mul <4 x i32> %11, %s.015
  31     %add.ptr = getelementptr inbounds i32, i32* %y.addr.016, i32 4
  32     %12 = add i32 %n.addr.014, -4
  33     %13 = call i32 @llvm.loop.decrement.reg.i32(i32 %9, i32 1)
  34     %14 = icmp ne i32 %13, 0
  35     br i1 %14, label %while.body, label %while.end
  36
  37   while.end:                                        ; preds = %while.body, %entry
  38     %s.0.lcssa = phi <4 x i32> [ <i32 1, i32 1, i32 1, i32 1>, %entry ], [ %mul, %while.body ]
  39     %vecext = extractelement <4 x i32> %s.0.lcssa, i32 0
  40     %vecext5 = extractelement <4 x i32> %s.0.lcssa, i32 1
  41     %add = add nsw i32 %vecext, %vecext5
  42     ret i32 %add
  43   }
  44
  45   declare <4 x i1> @llvm.arm.mve.vctp32(i32) #1
  46   declare <4 x i32> @llvm.masked.load.v4i32.p0v4i32(<4 x i32>*, i32 immarg, <4 x i1>, <4 x i32>) #2
  47   declare i32 @llvm.smin.i32(i32, i32) #3
  48   declare i32 @llvm.start.loop.iterations.i32(i32) #4
  49   declare i32 @llvm.loop.decrement.reg.i32(i32, i32) #4
  50
  51 ...
  52 ---
  53 name:            test
  54 tracksRegLiveness: true
  55 liveins:
  56   - { reg: '$r1', virtual-reg: '' }
  57   - { reg: '$r2', virtual-reg: '' }
  58 fixedStack:
  59   - { id: 0, type: default, offset: 0, size: 16, alignment: 8, stack-id: default,
  60       isImmutable: true, isAliased: false, callee-saved-register: '', callee-saved-restored: true,
  61       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  62 stack:
  63   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  64       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  65       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  66   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  67       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  68       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  69 body:             |
  70   ; CHECK-LABEL: name: test
  71   ; CHECK: bb.0.entry:
  72   ; CHECK:   successors: %bb.1(0x50000000), %bb.3(0x30000000)
  73   ; CHECK:   liveins: $lr, $r1, $r2, $r7
  74   ; CHECK:   frame-setup tPUSH 14 /* CC::al */, $noreg, killed $r7, killed $lr, implicit-def $sp, implicit $sp
  75   ; CHECK:   frame-setup CFI_INSTRUCTION def_cfa_offset 8
  76   ; CHECK:   frame-setup CFI_INSTRUCTION offset $lr, -4
  77   ; CHECK:   frame-setup CFI_INSTRUCTION offset $r7, -8
  78   ; CHECK:   tCMPi8 renamable $r2, 1, 14 /* CC::al */, $noreg, implicit-def $cpsr
  79   ; CHECK:   tBcc %bb.3, 11 /* CC::lt */, killed $cpsr
  80   ; CHECK: bb.1.while.body.preheader:
  81   ; CHECK:   successors: %bb.2(0x80000000)
  82   ; CHECK:   liveins: $r1, $r2
  83   ; CHECK:   $r0 = tMOVr $r2, 14 /* CC::al */, $noreg
  84   ; CHECK:   tCMPi8 renamable $r2, 4, 14 /* CC::al */, $noreg, implicit-def $cpsr
  85   ; CHECK:   t2IT 10, 8, implicit-def $itstate
  86   ; CHECK:   renamable $r0 = tMOVi8 $noreg, 4, 10 /* CC::ge */, killed $cpsr, implicit killed renamable $r0, implicit killed $itstate
  87   ; CHECK:   renamable $r0, dead $cpsr = tSUBrr renamable $r2, killed renamable $r0, 14 /* CC::al */, $noreg
  88   ; CHECK:   renamable $r0, dead $cpsr = tADDi8 killed renamable $r0, 3, 14 /* CC::al */, $noreg
  89   ; CHECK:   renamable $r3, dead $cpsr = tMOVi8 1, 14 /* CC::al */, $noreg
  90   ; CHECK:   renamable $r0 = nuw nsw t2ADDrs killed renamable $r3, killed renamable $r0, 19, 14 /* CC::al */, $noreg, $noreg
  91   ; CHECK:   renamable $q0 = MVE_VMOVimmi32 1, 0, $noreg, undef renamable $q0
  92   ; CHECK:   $lr = t2DLS killed renamable $r0
  93   ; CHECK: bb.2.while.body (align 4):
  94   ; CHECK:   successors: %bb.2(0x7c000000), %bb.4(0x04000000)
  95   ; CHECK:   liveins: $lr, $q0, $r1, $r2
  96   ; CHECK:   renamable $vpr = MVE_VCTP32 renamable $r2, 0, $noreg
  97   ; CHECK:   MVE_VPST 8, implicit $vpr
  98   ; CHECK:   renamable $r1, renamable $q1 = MVE_VLDRWU32_post killed renamable $r1, 16, 1, killed renamable $vpr :: (load (s128) from %ir.y.addr.0161, align 4)
  99   ; CHECK:   renamable $q0 = MVE_VMULi32 killed renamable $q1, killed renamable $q0, 0, $noreg, undef renamable $q0
 100   ; CHECK:   renamable $r2, dead $cpsr = tSUBi8 killed renamable $r2, 4, 14 /* CC::al */, $noreg
 101   ; CHECK:   $lr = t2LEUpdate killed renamable $lr, %bb.2
 102   ; CHECK:   tB %bb.4, 14 /* CC::al */, $noreg
 103   ; CHECK: bb.3:
 104   ; CHECK:   successors: %bb.4(0x80000000)
 105   ; CHECK:   renamable $q0 = MVE_VMOVimmi32 1, 0, $noreg, undef renamable $q0
 106   ; CHECK: bb.4.while.end:
 107   ; CHECK:   liveins: $d0
 108   ; CHECK:   renamable $r0, renamable $r1 = VMOVRRD killed renamable $d0, 14 /* CC::al */, $noreg
 109   ; CHECK:   renamable $r0 = nsw tADDhirr killed renamable $r0, killed renamable $r1, 14 /* CC::al */, $noreg
 110   ; CHECK:   frame-destroy tPOP_RET 14 /* CC::al */, $noreg, def $r7, def $pc, implicit killed $r0
 111   bb.0.entry:
 112     successors: %bb.1(0x50000000), %bb.3(0x30000000)
 113     liveins: $r1, $r2, $r7, $lr
 114
 115     frame-setup tPUSH 14 /* CC::al */, $noreg, killed $r7, killed $lr, implicit-def $sp, implicit $sp
 116     frame-setup CFI_INSTRUCTION def_cfa_offset 8
 117     frame-setup CFI_INSTRUCTION offset $lr, -4
 118     frame-setup CFI_INSTRUCTION offset $r7, -8
 119     tCMPi8 renamable $r2, 1, 14 /* CC::al */, $noreg, implicit-def $cpsr
 120     tBcc %bb.3, 11 /* CC::lt */, killed $cpsr
 121
 122   bb.1.while.body.preheader:
 123     successors: %bb.2(0x80000000)
 124     liveins: $r1, $r2
 125
 126     $r0 = tMOVr $r2, 14 /* CC::al */, $noreg
 127     tCMPi8 renamable $r2, 4, 14 /* CC::al */, $noreg, implicit-def $cpsr
 128     t2IT 10, 8, implicit-def $itstate
 129     renamable $r0 = tMOVi8 $noreg, 4, 10 /* CC::ge */, killed $cpsr, implicit killed renamable $r0, implicit killed $itstate
 130     renamable $r0, dead $cpsr = tSUBrr renamable $r2, killed renamable $r0, 14 /* CC::al */, $noreg
 131     renamable $r0, dead $cpsr = tADDi8 killed renamable $r0, 3, 14 /* CC::al */, $noreg
 132     renamable $r3, dead $cpsr = tMOVi8 1, 14 /* CC::al */, $noreg
 133     renamable $r0 = nuw nsw t2ADDrs killed renamable $r3, killed renamable $r0, 19, 14 /* CC::al */, $noreg, $noreg
 134     renamable $q0 = MVE_VMOVimmi32 1, 0, $noreg, undef renamable $q0
 135     renamable $lr = t2DoLoopStartTP killed renamable $r0, renamable $r2
 136
 137   bb.2.while.body (align 4):
 138     successors: %bb.2(0x7c000000), %bb.4(0x04000000)
 139     liveins: $lr, $q0:0x000000000000003C, $r1, $r2
 140
 141     renamable $vpr = MVE_VCTP32 renamable $r2, 0, $noreg
 142     MVE_VPST 8, implicit $vpr
 143     renamable $r1, renamable $q1 = MVE_VLDRWU32_post killed renamable $r1, 16, 1, killed renamable $vpr :: (load (s128) from %ir.y.addr.0161, align 4)
 144     renamable $q0 = MVE_VMULi32 killed renamable $q1, killed renamable $q0, 0, $noreg, undef renamable $q0
 145     renamable $r2, dead $cpsr = tSUBi8 killed renamable $r2, 4, 14 /* CC::al */, $noreg
 146     renamable $lr = t2LoopEndDec killed renamable $lr, %bb.2, implicit-def dead $cpsr
 147     tB %bb.4, 14 /* CC::al */, $noreg
 148
 149   bb.3:
 150     successors: %bb.4(0x80000000)
 151
 152     renamable $q0 = MVE_VMOVimmi32 1, 0, $noreg, undef renamable $q0
 153
 154   bb.4.while.end:
 155     liveins: $q0:0x000000000000000C
 156
 157     renamable $r0, renamable $r1 = VMOVRRD killed renamable $d0, 14 /* CC::al */, $noreg
 158     renamable $r0 = nsw tADDhirr killed renamable $r0, killed renamable $r1, 14 /* CC::al */, $noreg
 159     frame-destroy tPOP_RET 14 /* CC::al */, $noreg, def $r7, def $pc, implicit killed $r0
 160
 161 ...