llvm/test/CodeGen/Thumb2/mve-minmax.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-none-none-eabi -mattr=+mve,+fullfp16 -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=CHECK --check-prefix=CHECK-MVE
   3 ; RUN: llc -mtriple=thumbv8.1m.main-none-none-eabi -mattr=+mve.fp -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=CHECK --check-prefix=CHECK-MVEFP
   4
   5 define arm_aapcs_vfpcc <16 x i8> @smin_v16i8(<16 x i8> %s1, <16 x i8> %s2) {
   6 ; CHECK-LABEL: smin_v16i8:
   7 ; CHECK:       @ %bb.0: @ %entry
   8 ; CHECK-NEXT:    vmin.s8 q0, q0, q1
   9 ; CHECK-NEXT:    bx lr
  10 entry:
  11   %0 = icmp slt <16 x i8> %s1, %s2
  12   %1 = select <16 x i1> %0, <16 x i8> %s1, <16 x i8> %s2
  13   ret <16 x i8> %1
  14 }
  15
  16 define arm_aapcs_vfpcc <8 x i16> @smin_v8i16(<8 x i16> %s1, <8 x i16> %s2) {
  17 ; CHECK-LABEL: smin_v8i16:
  18 ; CHECK:       @ %bb.0: @ %entry
  19 ; CHECK-NEXT:    vmin.s16 q0, q0, q1
  20 ; CHECK-NEXT:    bx lr
  21 entry:
  22   %0 = icmp slt <8 x i16> %s1, %s2
  23   %1 = select <8 x i1> %0, <8 x i16> %s1, <8 x i16> %s2
  24   ret <8 x i16> %1
  25 }
  26
  27 define arm_aapcs_vfpcc <4 x i32> @smin_v4i32(<4 x i32> %s1, <4 x i32> %s2) {
  28 ; CHECK-LABEL: smin_v4i32:
  29 ; CHECK:       @ %bb.0: @ %entry
  30 ; CHECK-NEXT:    vmin.s32 q0, q0, q1
  31 ; CHECK-NEXT:    bx lr
  32 entry:
  33   %0 = icmp slt <4 x i32> %s1, %s2
  34   %1 = select <4 x i1> %0, <4 x i32> %s1, <4 x i32> %s2
  35   ret <4 x i32> %1
  36 }
  37
  38 define arm_aapcs_vfpcc <2 x i64> @smin_v2i64(<2 x i64> %s1, <2 x i64> %s2) {
  39 ; CHECK-LABEL: smin_v2i64:
  40 ; CHECK:       @ %bb.0: @ %entry
  41 ; CHECK-NEXT:    .save {r4, r5, r6, lr}
  42 ; CHECK-NEXT:    push {r4, r5, r6, lr}
  43 ; CHECK-NEXT:    vmov r0, r1, d3
  44 ; CHECK-NEXT:    movs r6, #0
  45 ; CHECK-NEXT:    vmov r2, r3, d1
  46 ; CHECK-NEXT:    vmov r12, lr, d2
  47 ; CHECK-NEXT:    vmov r4, r5, d0
  48 ; CHECK-NEXT:    subs r0, r2, r0
  49 ; CHECK-NEXT:    sbcs.w r0, r3, r1
  50 ; CHECK-NEXT:    mov.w r0, #0
  51 ; CHECK-NEXT:    it lt
  52 ; CHECK-NEXT:    movlt r0, #1
  53 ; CHECK-NEXT:    cmp r0, #0
  54 ; CHECK-NEXT:    csetm r0, ne
  55 ; CHECK-NEXT:    subs.w r1, r4, r12
  56 ; CHECK-NEXT:    sbcs.w r1, r5, lr
  57 ; CHECK-NEXT:    it lt
  58 ; CHECK-NEXT:    movlt r6, #1
  59 ; CHECK-NEXT:    cmp r6, #0
  60 ; CHECK-NEXT:    csetm r1, ne
  61 ; CHECK-NEXT:    vmov q2[2], q2[0], r1, r0
  62 ; CHECK-NEXT:    vmov q2[3], q2[1], r1, r0
  63 ; CHECK-NEXT:    vbic q1, q1, q2
  64 ; CHECK-NEXT:    vand q0, q0, q2
  65 ; CHECK-NEXT:    vorr q0, q0, q1
  66 ; CHECK-NEXT:    pop {r4, r5, r6, pc}
  67 entry:
  68   %0 = icmp slt <2 x i64> %s1, %s2
  69   %1 = select <2 x i1> %0, <2 x i64> %s1, <2 x i64> %s2
  70   ret <2 x i64> %1
  71 }
  72
  73 define arm_aapcs_vfpcc <16 x i8> @umin_v16i8(<16 x i8> %s1, <16 x i8> %s2) {
  74 ; CHECK-LABEL: umin_v16i8:
  75 ; CHECK:       @ %bb.0: @ %entry
  76 ; CHECK-NEXT:    vmin.u8 q0, q0, q1
  77 ; CHECK-NEXT:    bx lr
  78 entry:
  79   %0 = icmp ult <16 x i8> %s1, %s2
  80   %1 = select <16 x i1> %0, <16 x i8> %s1, <16 x i8> %s2
  81   ret <16 x i8> %1
  82 }
  83
  84 define arm_aapcs_vfpcc <8 x i16> @umin_v8i16(<8 x i16> %s1, <8 x i16> %s2) {
  85 ; CHECK-LABEL: umin_v8i16:
  86 ; CHECK:       @ %bb.0: @ %entry
  87 ; CHECK-NEXT:    vmin.u16 q0, q0, q1
  88 ; CHECK-NEXT:    bx lr
  89 entry:
  90   %0 = icmp ult <8 x i16> %s1, %s2
  91   %1 = select <8 x i1> %0, <8 x i16> %s1, <8 x i16> %s2
  92   ret <8 x i16> %1
  93 }
  94
  95 define arm_aapcs_vfpcc <4 x i32> @umin_v4i32(<4 x i32> %s1, <4 x i32> %s2) {
  96 ; CHECK-LABEL: umin_v4i32:
  97 ; CHECK:       @ %bb.0: @ %entry
  98 ; CHECK-NEXT:    vmin.u32 q0, q0, q1
  99 ; CHECK-NEXT:    bx lr
 100 entry:
 101   %0 = icmp ult <4 x i32> %s1, %s2
 102   %1 = select <4 x i1> %0, <4 x i32> %s1, <4 x i32> %s2
 103   ret <4 x i32> %1
 104 }
 105
 106 define arm_aapcs_vfpcc <2 x i64> @umin_v2i64(<2 x i64> %s1, <2 x i64> %s2) {
 107 ; CHECK-LABEL: umin_v2i64:
 108 ; CHECK:       @ %bb.0: @ %entry
 109 ; CHECK-NEXT:    .save {r4, r5, r6, lr}
 110 ; CHECK-NEXT:    push {r4, r5, r6, lr}
 111 ; CHECK-NEXT:    vmov r0, r1, d3
 112 ; CHECK-NEXT:    movs r6, #0
 113 ; CHECK-NEXT:    vmov r2, r3, d1
 114 ; CHECK-NEXT:    vmov r12, lr, d2
 115 ; CHECK-NEXT:    vmov r4, r5, d0
 116 ; CHECK-NEXT:    subs r0, r2, r0
 117 ; CHECK-NEXT:    sbcs.w r0, r3, r1
 118 ; CHECK-NEXT:    mov.w r0, #0
 119 ; CHECK-NEXT:    it lo
 120 ; CHECK-NEXT:    movlo r0, #1
 121 ; CHECK-NEXT:    cmp r0, #0
 122 ; CHECK-NEXT:    csetm r0, ne
 123 ; CHECK-NEXT:    subs.w r1, r4, r12
 124 ; CHECK-NEXT:    sbcs.w r1, r5, lr
 125 ; CHECK-NEXT:    it lo
 126 ; CHECK-NEXT:    movlo r6, #1
 127 ; CHECK-NEXT:    cmp r6, #0
 128 ; CHECK-NEXT:    csetm r1, ne
 129 ; CHECK-NEXT:    vmov q2[2], q2[0], r1, r0
 130 ; CHECK-NEXT:    vmov q2[3], q2[1], r1, r0
 131 ; CHECK-NEXT:    vbic q1, q1, q2
 132 ; CHECK-NEXT:    vand q0, q0, q2
 133 ; CHECK-NEXT:    vorr q0, q0, q1
 134 ; CHECK-NEXT:    pop {r4, r5, r6, pc}
 135 entry:
 136   %0 = icmp ult <2 x i64> %s1, %s2
 137   %1 = select <2 x i1> %0, <2 x i64> %s1, <2 x i64> %s2
 138   ret <2 x i64> %1
 139 }
 140
 141
 142 define arm_aapcs_vfpcc <16 x i8> @smax_v16i8(<16 x i8> %s1, <16 x i8> %s2) {
 143 ; CHECK-LABEL: smax_v16i8:
 144 ; CHECK:       @ %bb.0: @ %entry
 145 ; CHECK-NEXT:    vmax.s8 q0, q0, q1
 146 ; CHECK-NEXT:    bx lr
 147 entry:
 148   %0 = icmp sgt <16 x i8> %s1, %s2
 149   %1 = select <16 x i1> %0, <16 x i8> %s1, <16 x i8> %s2
 150   ret <16 x i8> %1
 151 }
 152
 153 define arm_aapcs_vfpcc <8 x i16> @smax_v8i16(<8 x i16> %s1, <8 x i16> %s2) {
 154 ; CHECK-LABEL: smax_v8i16:
 155 ; CHECK:       @ %bb.0: @ %entry
 156 ; CHECK-NEXT:    vmax.s16 q0, q0, q1
 157 ; CHECK-NEXT:    bx lr
 158 entry:
 159   %0 = icmp sgt <8 x i16> %s1, %s2
 160   %1 = select <8 x i1> %0, <8 x i16> %s1, <8 x i16> %s2
 161   ret <8 x i16> %1
 162 }
 163
 164 define arm_aapcs_vfpcc <4 x i32> @smax_v4i32(<4 x i32> %s1, <4 x i32> %s2) {
 165 ; CHECK-LABEL: smax_v4i32:
 166 ; CHECK:       @ %bb.0: @ %entry
 167 ; CHECK-NEXT:    vmax.s32 q0, q0, q1
 168 ; CHECK-NEXT:    bx lr
 169 entry:
 170   %0 = icmp sgt <4 x i32> %s1, %s2
 171   %1 = select <4 x i1> %0, <4 x i32> %s1, <4 x i32> %s2
 172   ret <4 x i32> %1
 173 }
 174
 175 define arm_aapcs_vfpcc <2 x i64> @smax_v2i64(<2 x i64> %s1, <2 x i64> %s2) {
 176 ; CHECK-LABEL: smax_v2i64:
 177 ; CHECK:       @ %bb.0: @ %entry
 178 ; CHECK-NEXT:    .save {r4, r5, r6, lr}
 179 ; CHECK-NEXT:    push {r4, r5, r6, lr}
 180 ; CHECK-NEXT:    vmov r0, r1, d1
 181 ; CHECK-NEXT:    movs r6, #0
 182 ; CHECK-NEXT:    vmov r2, r3, d3
 183 ; CHECK-NEXT:    vmov r12, lr, d0
 184 ; CHECK-NEXT:    vmov r4, r5, d2
 185 ; CHECK-NEXT:    subs r0, r2, r0
 186 ; CHECK-NEXT:    sbcs.w r0, r3, r1
 187 ; CHECK-NEXT:    mov.w r0, #0
 188 ; CHECK-NEXT:    it lt
 189 ; CHECK-NEXT:    movlt r0, #1
 190 ; CHECK-NEXT:    cmp r0, #0
 191 ; CHECK-NEXT:    csetm r0, ne
 192 ; CHECK-NEXT:    subs.w r1, r4, r12
 193 ; CHECK-NEXT:    sbcs.w r1, r5, lr
 194 ; CHECK-NEXT:    it lt
 195 ; CHECK-NEXT:    movlt r6, #1
 196 ; CHECK-NEXT:    cmp r6, #0
 197 ; CHECK-NEXT:    csetm r1, ne
 198 ; CHECK-NEXT:    vmov q2[2], q2[0], r1, r0
 199 ; CHECK-NEXT:    vmov q2[3], q2[1], r1, r0
 200 ; CHECK-NEXT:    vbic q1, q1, q2
 201 ; CHECK-NEXT:    vand q0, q0, q2
 202 ; CHECK-NEXT:    vorr q0, q0, q1
 203 ; CHECK-NEXT:    pop {r4, r5, r6, pc}
 204 entry:
 205   %0 = icmp sgt <2 x i64> %s1, %s2
 206   %1 = select <2 x i1> %0, <2 x i64> %s1, <2 x i64> %s2
 207   ret <2 x i64> %1
 208 }
 209
 210 define arm_aapcs_vfpcc <16 x i8> @umax_v16i8(<16 x i8> %s1, <16 x i8> %s2) {
 211 ; CHECK-LABEL: umax_v16i8:
 212 ; CHECK:       @ %bb.0: @ %entry
 213 ; CHECK-NEXT:    vmax.u8 q0, q0, q1
 214 ; CHECK-NEXT:    bx lr
 215 entry:
 216   %0 = icmp ugt <16 x i8> %s1, %s2
 217   %1 = select <16 x i1> %0, <16 x i8> %s1, <16 x i8> %s2
 218   ret <16 x i8> %1
 219 }
 220
 221 define arm_aapcs_vfpcc <8 x i16> @umax_v8i16(<8 x i16> %s1, <8 x i16> %s2) {
 222 ; CHECK-LABEL: umax_v8i16:
 223 ; CHECK:       @ %bb.0: @ %entry
 224 ; CHECK-NEXT:    vmax.u16 q0, q0, q1
 225 ; CHECK-NEXT:    bx lr
 226 entry:
 227   %0 = icmp ugt <8 x i16> %s1, %s2
 228   %1 = select <8 x i1> %0, <8 x i16> %s1, <8 x i16> %s2
 229   ret <8 x i16> %1
 230 }
 231
 232 define arm_aapcs_vfpcc <4 x i32> @umax_v4i32(<4 x i32> %s1, <4 x i32> %s2) {
 233 ; CHECK-LABEL: umax_v4i32:
 234 ; CHECK:       @ %bb.0: @ %entry
 235 ; CHECK-NEXT:    vmax.u32 q0, q0, q1
 236 ; CHECK-NEXT:    bx lr
 237 entry:
 238   %0 = icmp ugt <4 x i32> %s1, %s2
 239   %1 = select <4 x i1> %0, <4 x i32> %s1, <4 x i32> %s2
 240   ret <4 x i32> %1
 241 }
 242
 243 define arm_aapcs_vfpcc <2 x i64> @umax_v2i64(<2 x i64> %s1, <2 x i64> %s2) {
 244 ; CHECK-LABEL: umax_v2i64:
 245 ; CHECK:       @ %bb.0: @ %entry
 246 ; CHECK-NEXT:    .save {r4, r5, r6, lr}
 247 ; CHECK-NEXT:    push {r4, r5, r6, lr}
 248 ; CHECK-NEXT:    vmov r0, r1, d1
 249 ; CHECK-NEXT:    movs r6, #0
 250 ; CHECK-NEXT:    vmov r2, r3, d3
 251 ; CHECK-NEXT:    vmov r12, lr, d0
 252 ; CHECK-NEXT:    vmov r4, r5, d2
 253 ; CHECK-NEXT:    subs r0, r2, r0
 254 ; CHECK-NEXT:    sbcs.w r0, r3, r1
 255 ; CHECK-NEXT:    mov.w r0, #0
 256 ; CHECK-NEXT:    it lo
 257 ; CHECK-NEXT:    movlo r0, #1
 258 ; CHECK-NEXT:    cmp r0, #0
 259 ; CHECK-NEXT:    csetm r0, ne
 260 ; CHECK-NEXT:    subs.w r1, r4, r12
 261 ; CHECK-NEXT:    sbcs.w r1, r5, lr
 262 ; CHECK-NEXT:    it lo
 263 ; CHECK-NEXT:    movlo r6, #1
 264 ; CHECK-NEXT:    cmp r6, #0
 265 ; CHECK-NEXT:    csetm r1, ne
 266 ; CHECK-NEXT:    vmov q2[2], q2[0], r1, r0
 267 ; CHECK-NEXT:    vmov q2[3], q2[1], r1, r0
 268 ; CHECK-NEXT:    vbic q1, q1, q2
 269 ; CHECK-NEXT:    vand q0, q0, q2
 270 ; CHECK-NEXT:    vorr q0, q0, q1
 271 ; CHECK-NEXT:    pop {r4, r5, r6, pc}
 272 entry:
 273   %0 = icmp ugt <2 x i64> %s1, %s2
 274   %1 = select <2 x i1> %0, <2 x i64> %s1, <2 x i64> %s2
 275   ret <2 x i64> %1
 276 }
 277
 278
 279 define arm_aapcs_vfpcc <4 x float> @maxnm_float32_t(<4 x float> %src1, <4 x float> %src2) {
 280 ; CHECK-MVE-LABEL: maxnm_float32_t:
 281 ; CHECK-MVE:       @ %bb.0: @ %entry
 282 ; CHECK-MVE-NEXT:    vmaxnm.f32 s3, s7, s3
 283 ; CHECK-MVE-NEXT:    vmaxnm.f32 s2, s6, s2
 284 ; CHECK-MVE-NEXT:    vmaxnm.f32 s1, s5, s1
 285 ; CHECK-MVE-NEXT:    vmaxnm.f32 s0, s4, s0
 286 ; CHECK-MVE-NEXT:    bx lr
 287 ;
 288 ; CHECK-MVEFP-LABEL: maxnm_float32_t:
 289 ; CHECK-MVEFP:       @ %bb.0: @ %entry
 290 ; CHECK-MVEFP-NEXT:    vmaxnm.f32 q0, q1, q0
 291 ; CHECK-MVEFP-NEXT:    bx lr
 292 entry:
 293   %cmp = fcmp fast ogt <4 x float> %src2, %src1
 294   %0 = select <4 x i1> %cmp, <4 x float> %src2, <4 x float> %src1
 295   ret <4 x float> %0
 296 }
 297
 298 define arm_aapcs_vfpcc <8 x half> @minnm_float16_t(<8 x half> %src1, <8 x half> %src2) {
 299 ; CHECK-MVE-LABEL: minnm_float16_t:
 300 ; CHECK-MVE:       @ %bb.0: @ %entry
 301 ; CHECK-MVE-NEXT:    vmovx.f16 s8, s0
 302 ; CHECK-MVE-NEXT:    vmovx.f16 s10, s4
 303 ; CHECK-MVE-NEXT:    vminnm.f16 s0, s4, s0
 304 ; CHECK-MVE-NEXT:    vminnm.f16 s8, s10, s8
 305 ; CHECK-MVE-NEXT:    vins.f16 s0, s8
 306 ; CHECK-MVE-NEXT:    vmovx.f16 s4, s1
 307 ; CHECK-MVE-NEXT:    vmovx.f16 s8, s5
 308 ; CHECK-MVE-NEXT:    vminnm.f16 s1, s5, s1
 309 ; CHECK-MVE-NEXT:    vminnm.f16 s4, s8, s4
 310 ; CHECK-MVE-NEXT:    vmovx.f16 s8, s6
 311 ; CHECK-MVE-NEXT:    vins.f16 s1, s4
 312 ; CHECK-MVE-NEXT:    vmovx.f16 s4, s2
 313 ; CHECK-MVE-NEXT:    vminnm.f16 s2, s6, s2
 314 ; CHECK-MVE-NEXT:    vminnm.f16 s4, s8, s4
 315 ; CHECK-MVE-NEXT:    vins.f16 s2, s4
 316 ; CHECK-MVE-NEXT:    vmovx.f16 s4, s3
 317 ; CHECK-MVE-NEXT:    vmovx.f16 s6, s7
 318 ; CHECK-MVE-NEXT:    vminnm.f16 s3, s7, s3
 319 ; CHECK-MVE-NEXT:    vminnm.f16 s4, s6, s4
 320 ; CHECK-MVE-NEXT:    vins.f16 s3, s4
 321 ; CHECK-MVE-NEXT:    bx lr
 322 ;
 323 ; CHECK-MVEFP-LABEL: minnm_float16_t:
 324 ; CHECK-MVEFP:       @ %bb.0: @ %entry
 325 ; CHECK-MVEFP-NEXT:    vminnm.f16 q0, q1, q0
 326 ; CHECK-MVEFP-NEXT:    bx lr
 327 entry:
 328   %cmp = fcmp fast ogt <8 x half> %src2, %src1
 329   %0 = select <8 x i1> %cmp, <8 x half> %src1, <8 x half> %src2
 330   ret <8 x half> %0
 331 }
 332
 333 define arm_aapcs_vfpcc <2 x double> @maxnm_float64_t(<2 x double> %src1, <2 x double> %src2) {
 334 ; CHECK-LABEL: maxnm_float64_t:
 335 ; CHECK:       @ %bb.0: @ %entry
 336 ; CHECK-NEXT:    .save {r4, lr}
 337 ; CHECK-NEXT:    push {r4, lr}
 338 ; CHECK-NEXT:    .vsave {d8, d9, d10, d11}
 339 ; CHECK-NEXT:    vpush {d8, d9, d10, d11}
 340 ; CHECK-NEXT:    vmov q4, q1
 341 ; CHECK-NEXT:    vmov q5, q0
 342 ; CHECK-NEXT:    vmov r0, r1, d9
 343 ; CHECK-NEXT:    vmov r2, r3, d11
 344 ; CHECK-NEXT:    bl __aeabi_dcmpgt
 345 ; CHECK-NEXT:    vmov r12, r1, d8
 346 ; CHECK-NEXT:    cmp r0, #0
 347 ; CHECK-NEXT:    vmov r2, r3, d10
 348 ; CHECK-NEXT:    it ne
 349 ; CHECK-NEXT:    movne r0, #1
 350 ; CHECK-NEXT:    cmp r0, #0
 351 ; CHECK-NEXT:    csetm r4, ne
 352 ; CHECK-NEXT:    mov r0, r12
 353 ; CHECK-NEXT:    bl __aeabi_dcmpgt
 354 ; CHECK-NEXT:    cmp r0, #0
 355 ; CHECK-NEXT:    it ne
 356 ; CHECK-NEXT:    movne r0, #1
 357 ; CHECK-NEXT:    cmp r0, #0
 358 ; CHECK-NEXT:    csetm r0, ne
 359 ; CHECK-NEXT:    vmov q0[2], q0[0], r0, r4
 360 ; CHECK-NEXT:    vmov q0[3], q0[1], r0, r4
 361 ; CHECK-NEXT:    vbic q1, q5, q0
 362 ; CHECK-NEXT:    vand q0, q4, q0
 363 ; CHECK-NEXT:    vorr q0, q0, q1
 364 ; CHECK-NEXT:    vpop {d8, d9, d10, d11}
 365 ; CHECK-NEXT:    pop {r4, pc}
 366 entry:
 367   %cmp = fcmp fast ogt <2 x double> %src2, %src1
 368   %0 = select <2 x i1> %cmp, <2 x double> %src2, <2 x double> %src1
 369   ret <2 x double> %0
 370 }