llvm/test/Transforms/InstCombine/RISCV/riscv-vsetvli-knownbits.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -instcombine -S | FileCheck %s
   3
   4 declare i32 @llvm.riscv.vsetvli.i32(i32, i32, i32)
   5 declare i64 @llvm.riscv.vsetvli.i64(i64, i64, i64)
   6
   7 define i32 @vsetvli_i32() nounwind {
   8 ; CHECK-LABEL: @vsetvli_i32(
   9 ; CHECK-NEXT:  entry:
  10 ; CHECK-NEXT:    [[TMP0:%.*]] = call i32 @llvm.riscv.vsetvli.i32(i32 1, i32 1, i32 1)
  11 ; CHECK-NEXT:    ret i32 [[TMP0]]
  12 ;
  13 entry:
  14   %0 = call i32 @llvm.riscv.vsetvli.i32(i32 1, i32 1, i32 1)
  15   %1 = and i32 %0, 2147483647
  16   ret i32 %1
  17 }
  18
  19 define i64 @vsetvli_sext_i64() nounwind {
  20 ; CHECK-LABEL: @vsetvli_sext_i64(
  21 ; CHECK-NEXT:  entry:
  22 ; CHECK-NEXT:    [[TMP0:%.*]] = call i64 @llvm.riscv.vsetvli.i64(i64 1, i64 1, i64 1)
  23 ; CHECK-NEXT:    ret i64 [[TMP0]]
  24 ;
  25 entry:
  26   %0 = call i64 @llvm.riscv.vsetvli.i64(i64 1, i64 1, i64 1)
  27   %1 = trunc i64 %0 to i32
  28   %2 = sext i32 %1 to i64
  29   ret i64 %2
  30 }
  31
  32 define i64 @vsetvli_zext_i64() nounwind {
  33 ; CHECK-LABEL: @vsetvli_zext_i64(
  34 ; CHECK-NEXT:  entry:
  35 ; CHECK-NEXT:    [[TMP0:%.*]] = call i64 @llvm.riscv.vsetvli.i64(i64 1, i64 1, i64 1)
  36 ; CHECK-NEXT:    ret i64 [[TMP0]]
  37 ;
  38 entry:
  39   %0 = call i64 @llvm.riscv.vsetvli.i64(i64 1, i64 1, i64 1)
  40   %1 = trunc i64 %0 to i32
  41   %2 = zext i32 %1 to i64
  42   ret i64 %2
  43 }