llvm/test/Transforms/InstCombine/zext-or-icmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt < %s -instcombine -S | FileCheck %s
   3
   4 ; Remove an icmp by using its operand in the subsequent logic directly.
   5
   6 define i8 @zext_or_icmp_icmp(i8 %a, i8 %b) {
   7 ; CHECK-LABEL: @zext_or_icmp_icmp(
   8 ; CHECK-NEXT:    [[MASK:%.*]] = and i8 [[A:%.*]], 1
   9 ; CHECK-NEXT:    [[TOBOOL2:%.*]] = icmp eq i8 [[B:%.*]], 0
  10 ; CHECK-NEXT:    [[TOBOOL22:%.*]] = zext i1 [[TOBOOL2]] to i8
  11 ; CHECK-NEXT:    [[TMP1:%.*]] = xor i8 [[MASK]], 1
  12 ; CHECK-NEXT:    [[ZEXT3:%.*]] = or i8 [[TMP1]], [[TOBOOL22]]
  13 ; CHECK-NEXT:    ret i8 [[ZEXT3]]
  14 ;
  15   %mask = and i8 %a, 1
  16   %toBool1 = icmp eq i8 %mask, 0
  17   %toBool2 = icmp eq i8 %b, 0
  18   %bothCond = or i1 %toBool1, %toBool2
  19   %zext = zext i1 %bothCond to i8
  20   ret i8 %zext
  21 }
  22
  23 define i8 @zext_or_icmp_icmp_logical(i8 %a, i8 %b) {
  24 ; CHECK-LABEL: @zext_or_icmp_icmp_logical(
  25 ; CHECK-NEXT:    [[MASK:%.*]] = and i8 [[A:%.*]], 1
  26 ; CHECK-NEXT:    [[TOBOOL1:%.*]] = icmp eq i8 [[MASK]], 0
  27 ; CHECK-NEXT:    [[TOBOOL2:%.*]] = icmp eq i8 [[B:%.*]], 0
  28 ; CHECK-NEXT:    [[BOTHCOND:%.*]] = select i1 [[TOBOOL1]], i1 true, i1 [[TOBOOL2]]
  29 ; CHECK-NEXT:    [[ZEXT:%.*]] = zext i1 [[BOTHCOND]] to i8
  30 ; CHECK-NEXT:    ret i8 [[ZEXT]]
  31 ;
  32   %mask = and i8 %a, 1
  33   %toBool1 = icmp eq i8 %mask, 0
  34   %toBool2 = icmp eq i8 %b, 0
  35   %bothCond = select i1 %toBool1, i1 true, i1 %toBool2
  36   %zext = zext i1 %bothCond to i8
  37   ret i8 %zext
  38 }
  39
  40 ; Here, widening the or from i1 to i32 and removing one of the icmps would
  41 ; widen an undef value (created by the out-of-range shift), increasing the
  42 ; range of valid values for the return, so we can't do it.
  43
  44 define i32 @dont_widen_undef() {
  45 ; CHECK-LABEL: @dont_widen_undef(
  46 ; CHECK-NEXT:  entry:
  47 ; CHECK-NEXT:    br label [[BLOCK2:%.*]]
  48 ; CHECK:       block1:
  49 ; CHECK-NEXT:    br label [[BLOCK2]]
  50 ; CHECK:       block2:
  51 ; CHECK-NEXT:    [[CMP_I:%.*]] = phi i1 [ false, [[BLOCK1:%.*]] ], [ true, [[ENTRY:%.*]] ]
  52 ; CHECK-NEXT:    [[CMP115:%.*]] = phi i1 [ true, [[BLOCK1]] ], [ false, [[ENTRY]] ]
  53 ; CHECK-NEXT:    [[CMP1:%.*]] = or i1 [[CMP_I]], [[CMP115]]
  54 ; CHECK-NEXT:    [[CONV2:%.*]] = zext i1 [[CMP1]] to i32
  55 ; CHECK-NEXT:    ret i32 [[CONV2]]
  56 ;
  57 entry:
  58   br label %block2
  59
  60 block1:
  61   br label %block2
  62
  63 block2:
  64   %m.011 = phi i32 [ 33, %entry ], [ 0, %block1 ]
  65   %cmp.i = icmp ugt i32 %m.011, 1
  66   %m.1.op = lshr i32 1, %m.011
  67   %sext.mask = and i32 %m.1.op, 65535
  68   %cmp115 = icmp ne i32 %sext.mask, 0
  69   %cmp1 = or i1 %cmp.i, %cmp115
  70   %conv2 = zext i1 %cmp1 to i32
  71   ret i32 %conv2
  72 }
  73
  74 define i32 @dont_widen_undef_logical() {
  75 ; CHECK-LABEL: @dont_widen_undef_logical(
  76 ; CHECK-NEXT:  entry:
  77 ; CHECK-NEXT:    br label [[BLOCK2:%.*]]
  78 ; CHECK:       block1:
  79 ; CHECK-NEXT:    br label [[BLOCK2]]
  80 ; CHECK:       block2:
  81 ; CHECK-NEXT:    [[CMP_I:%.*]] = phi i1 [ false, [[BLOCK1:%.*]] ], [ true, [[ENTRY:%.*]] ]
  82 ; CHECK-NEXT:    [[CMP115:%.*]] = phi i1 [ true, [[BLOCK1]] ], [ false, [[ENTRY]] ]
  83 ; CHECK-NEXT:    [[CMP1:%.*]] = or i1 [[CMP_I]], [[CMP115]]
  84 ; CHECK-NEXT:    [[CONV2:%.*]] = zext i1 [[CMP1]] to i32
  85 ; CHECK-NEXT:    ret i32 [[CONV2]]
  86 ;
  87 entry:
  88   br label %block2
  89
  90 block1:
  91   br label %block2
  92
  93 block2:
  94   %m.011 = phi i32 [ 33, %entry ], [ 0, %block1 ]
  95   %cmp.i = icmp ugt i32 %m.011, 1
  96   %m.1.op = lshr i32 1, %m.011
  97   %sext.mask = and i32 %m.1.op, 65535
  98   %cmp115 = icmp ne i32 %sext.mask, 0
  99   %cmp1 = select i1 %cmp.i, i1 true, i1 %cmp115
 100   %conv2 = zext i1 %cmp1 to i32
 101   ret i32 %conv2
 102 }
 103
 104 ; This should not end with more instructions than it started from.
 105
 106 define i32 @PR49475(i32 %x, i16 %y) {
 107 ; CHECK-LABEL: @PR49475(
 108 ; CHECK-NEXT:    [[M:%.*]] = and i16 [[Y:%.*]], 1
 109 ; CHECK-NEXT:    [[B1:%.*]] = icmp eq i32 [[X:%.*]], 0
 110 ; CHECK-NEXT:    [[B2:%.*]] = icmp eq i16 [[M]], 0
 111 ; CHECK-NEXT:    [[T1:%.*]] = or i1 [[B1]], [[B2]]
 112 ; CHECK-NEXT:    [[Z:%.*]] = zext i1 [[T1]] to i32
 113 ; CHECK-NEXT:    ret i32 [[Z]]
 114 ;
 115   %m = and i16 %y, 1
 116   %b1 = icmp eq i32 %x, 0
 117   %b2 = icmp eq i16 %m, 0
 118   %t1 = or i1 %b1, %b2
 119   %z = zext i1 %t1 to i32
 120   ret i32 %z
 121 }
 122
 123 ; This would infinite-loop.
 124
 125 define i8 @PR49475_infloop(i32 %t0, i16 %insert, i64 %e, i8 %i162) {
 126 ; CHECK-LABEL: @PR49475_infloop(
 127 ; CHECK-NEXT:    [[B:%.*]] = icmp eq i32 [[T0:%.*]], 0
 128 ; CHECK-NEXT:    [[B2:%.*]] = icmp eq i16 [[INSERT:%.*]], 0
 129 ; CHECK-NEXT:    [[T1:%.*]] = or i1 [[B]], [[B2]]
 130 ; CHECK-NEXT:    [[EXT:%.*]] = zext i1 [[T1]] to i32
 131 ; CHECK-NEXT:    [[AND:%.*]] = and i32 [[EXT]], [[T0]]
 132 ; CHECK-NEXT:    [[TMP1:%.*]] = or i32 [[AND]], 140
 133 ; CHECK-NEXT:    [[XOR1:%.*]] = zext i32 [[TMP1]] to i64
 134 ; CHECK-NEXT:    [[CONV16:%.*]] = sext i8 [[I162:%.*]] to i64
 135 ; CHECK-NEXT:    [[SUB17:%.*]] = sub i64 [[CONV16]], [[E:%.*]]
 136 ; CHECK-NEXT:    [[SEXT:%.*]] = shl i64 [[SUB17]], 32
 137 ; CHECK-NEXT:    [[CONV18:%.*]] = ashr exact i64 [[SEXT]], 32
 138 ; CHECK-NEXT:    [[CMP:%.*]] = icmp sle i64 [[CONV18]], [[XOR1]]
 139 ; CHECK-NEXT:    [[CONV19:%.*]] = zext i1 [[CMP]] to i16
 140 ; CHECK-NEXT:    [[OR21:%.*]] = or i16 [[CONV19]], [[INSERT]]
 141 ; CHECK-NEXT:    [[TRUNC44:%.*]] = trunc i16 [[OR21]] to i8
 142 ; CHECK-NEXT:    [[INC:%.*]] = or i8 [[TRUNC44]], [[I162]]
 143 ; CHECK-NEXT:    [[TOBOOL23_NOT:%.*]] = icmp eq i16 [[OR21]], 0
 144 ; CHECK-NEXT:    call void @llvm.assume(i1 [[TOBOOL23_NOT]])
 145 ; CHECK-NEXT:    ret i8 [[INC]]
 146 ;
 147   %b = icmp eq i32 %t0, 0
 148   %b2 = icmp eq i16 %insert, 0
 149   %t1 = or i1 %b, %b2
 150   %ext = zext i1 %t1 to i32
 151   %and = and i32 %t0, %ext
 152   %conv13 = zext i32 %and to i64
 153   %xor = xor i64 %conv13, 140
 154   %conv16 = sext i8 %i162 to i64
 155   %sub17 = sub i64 %conv16, %e
 156   %sext = shl i64 %sub17, 32
 157   %conv18 = ashr exact i64 %sext, 32
 158   %cmp = icmp sge i64 %xor, %conv18
 159   %conv19 = zext i1 %cmp to i16
 160   %or21 = or i16 %insert, %conv19
 161   %trunc44 = trunc i16 %or21 to i8
 162   %inc = add i8 %i162, %trunc44
 163   %tobool23.not = icmp eq i16 %or21, 0
 164   call void @llvm.assume(i1 %tobool23.not)
 165   ret i8 %inc
 166 }
 167
 168 declare void @llvm.assume(i1 noundef)