llvm/test/CodeGen/AArch64/sme2-intrinsics-mopa.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 4
   2 ; RUN: llc -force-streaming -verify-machineinstrs < %s | FileCheck %s
   3
   4 target triple = "aarch64-linux"
   5
   6 define void @mopa_bf16(<vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x bfloat> %zn, <vscale x 8 x bfloat> %zm) #0 {
   7 ; CHECK-LABEL: mopa_bf16:
   8 ; CHECK:       // %bb.0:
   9 ; CHECK-NEXT:    bfmopa za0.h, p0/m, p1/m, z0.h, z1.h
  10 ; CHECK-NEXT:    ret
  11   call void @llvm.aarch64.sme.mopa.nxv8bf16(i32 0, <vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x bfloat> %zn, <vscale x 8 x bfloat> %zm)
  12   ret void
  13 }
  14
  15 define void @mopa_f16(<vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x half> %zn, <vscale x 8 x half> %zm) #0 {
  16 ; CHECK-LABEL: mopa_f16:
  17 ; CHECK:       // %bb.0:
  18 ; CHECK-NEXT:    fmopa za1.h, p0/m, p1/m, z0.h, z1.h
  19 ; CHECK-NEXT:    ret
  20   call void @llvm.aarch64.sme.mopa.nxv8f16(i32 1, <vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x half> %zn, <vscale x 8 x half> %zm)
  21   ret void
  22 }
  23
  24 define void @mops_bf16(<vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x bfloat> %zn, <vscale x 8 x bfloat> %zm) #0 {
  25 ; CHECK-LABEL: mops_bf16:
  26 ; CHECK:       // %bb.0:
  27 ; CHECK-NEXT:    bfmops za0.h, p0/m, p1/m, z0.h, z1.h
  28 ; CHECK-NEXT:    ret
  29   call void @llvm.aarch64.sme.mops.nxv8bf16(i32 0, <vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x bfloat> %zn, <vscale x 8 x bfloat> %zm)
  30   ret void
  31 }
  32
  33 define void @mops_f16(<vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x half> %zn, <vscale x 8 x half> %zm) #0 {
  34 ; CHECK-LABEL: mops_f16:
  35 ; CHECK:       // %bb.0:
  36 ; CHECK-NEXT:    fmops za1.h, p0/m, p1/m, z0.h, z1.h
  37 ; CHECK-NEXT:    ret
  38   call void @llvm.aarch64.sme.mops.nxv8f16(i32 1, <vscale x 8 x i1> %pn, <vscale x 8 x i1> %pm, <vscale x 8 x half> %zn, <vscale x 8 x half> %zm)
  39   ret void
  40 }
  41
  42 attributes #0 = {nounwind "target-features" = "+sme,+sme2p1,+bf16,+sme-f16f16,+b16b16" }