llvm/test/CodeGen/AArch64/sve-ld-post-inc.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve < %s | FileCheck %s
   3
   4 ; These tests are here to ensure we don't get a selection error caused
   5 ; by performPostLD1Combine, which should bail out if the return
   6 ; type is not 128 or 64 bit vector.
   7
   8 define <vscale x 4 x i32> @test_post_ld1_insert(ptr %a, ptr %ptr, i64 %inc) {
   9 ; CHECK-LABEL: test_post_ld1_insert:
  10 ; CHECK:       // %bb.0:
  11 ; CHECK-NEXT:    ldr w8, [x0]
  12 ; CHECK-NEXT:    fmov s0, w8
  13 ; CHECK-NEXT:    add x8, x0, x2, lsl #2
  14 ; CHECK-NEXT:    str x8, [x1]
  15 ; CHECK-NEXT:    ret
  16   %load = load i32, ptr %a
  17   %ins = insertelement <vscale x 4 x i32> undef, i32 %load, i32 0
  18   %gep = getelementptr i32, ptr %a, i64 %inc
  19   store ptr %gep, ptr %ptr
  20   ret <vscale x 4 x i32> %ins
  21 }
  22
  23 define <vscale x 2 x double> @test_post_ld1_dup(ptr %a, ptr %ptr, i64 %inc) {
  24 ; CHECK-LABEL: test_post_ld1_dup:
  25 ; CHECK:       // %bb.0:
  26 ; CHECK-NEXT:    ptrue p0.d
  27 ; CHECK-NEXT:    add x8, x0, x2, lsl #3
  28 ; CHECK-NEXT:    ld1rd { z0.d }, p0/z, [x0]
  29 ; CHECK-NEXT:    str x8, [x1]
  30 ; CHECK-NEXT:    ret
  31   %load = load double, ptr %a
  32   %dup = call <vscale x 2 x double> @llvm.aarch64.sve.dup.x.nxv2f64(double %load)
  33   %gep = getelementptr double, ptr %a, i64 %inc
  34   store ptr %gep, ptr %ptr
  35   ret <vscale x 2 x double> %dup
  36 }
  37
  38 define void @test_post_ld1_int_fixed(ptr %data, i64 %idx, ptr %addr, ptr %res_ptr)  #1 {
  39 ; CHECK-LABEL: test_post_ld1_int_fixed:
  40 ; CHECK:       // %bb.0:
  41 ; CHECK-NEXT:    mov w8, #2 // =0x2
  42 ; CHECK-NEXT:    index z0.d, #0, #1
  43 ; CHECK-NEXT:    ptrue p0.d
  44 ; CHECK-NEXT:    mov z1.d, x8
  45 ; CHECK-NEXT:    ldr x8, [x0]
  46 ; CHECK-NEXT:    ptrue p2.d, vl1
  47 ; CHECK-NEXT:    ld1d { z2.d }, p0/z, [x2]
  48 ; CHECK-NEXT:    ldr x9, [x0, x1, lsl #3]
  49 ; CHECK-NEXT:    cmpeq p1.d, p0/z, z0.d, z1.d
  50 ; CHECK-NEXT:    mov z0.d, z2.d
  51 ; CHECK-NEXT:    mov z0.d, p2/m, x8
  52 ; CHECK-NEXT:    mov z2.d, p1/m, x9
  53 ; CHECK-NEXT:    add z0.d, z0.d, z2.d
  54 ; CHECK-NEXT:    st1d { z0.d }, p0, [x3]
  55 ; CHECK-NEXT:    ret
  56   %A = load <4 x i64>, ptr %addr
  57   %ld1 = load i64, ptr %data
  58   %vec1 = insertelement <4 x i64> %A, i64 %ld1, i32 0
  59   %gep = getelementptr i64, ptr %data, i64 %idx
  60   %ld2 = load i64, ptr %gep
  61   %vec2 = insertelement <4 x i64> %A, i64 %ld2, i32 2
  62   %res = add <4 x i64> %vec1, %vec2
  63   store <4 x i64> %res, ptr %res_ptr
  64   ret void
  65 }
  66
  67 define void @test_post_ld1_double_fixed(ptr %data, i64 %idx, ptr %addr, ptr %res_ptr)  #1 {
  68 ; CHECK-LABEL: test_post_ld1_double_fixed:
  69 ; CHECK:       // %bb.0:
  70 ; CHECK-NEXT:    mov w8, #2 // =0x2
  71 ; CHECK-NEXT:    index z0.d, #0, #1
  72 ; CHECK-NEXT:    ptrue p0.d
  73 ; CHECK-NEXT:    mov z1.d, x8
  74 ; CHECK-NEXT:    ptrue p2.d, vl1
  75 ; CHECK-NEXT:    ldr d2, [x0, x1, lsl #3]
  76 ; CHECK-NEXT:    cmpeq p1.d, p0/z, z0.d, z1.d
  77 ; CHECK-NEXT:    ld1d { z0.d }, p0/z, [x2]
  78 ; CHECK-NEXT:    ldr d1, [x0]
  79 ; CHECK-NEXT:    sel z1.d, p2, z1.d, z0.d
  80 ; CHECK-NEXT:    mov z0.d, p1/m, d2
  81 ; CHECK-NEXT:    fadd z0.d, z1.d, z0.d
  82 ; CHECK-NEXT:    st1d { z0.d }, p0, [x3]
  83 ; CHECK-NEXT:    ret
  84   %A = load <4 x double>, ptr %addr
  85   %ld1 = load double, ptr %data
  86   %vec1 = insertelement <4 x double> %A, double %ld1, i32 0
  87   %gep = getelementptr double, ptr %data, i64 %idx
  88   %ld2 = load double, ptr %gep
  89   %vec2 = insertelement <4 x double> %A, double %ld2, i32 2
  90   %res = fadd <4 x double> %vec1, %vec2
  91   store <4 x double> %res, ptr %res_ptr
  92   ret void
  93 }
  94 attributes #1 = { vscale_range(2,2) "target-features"="+neon,+sve" }
  95
  96 declare <vscale x 2 x double> @llvm.aarch64.sve.dup.x.nxv2f64(double)