llvm/test/CodeGen/AArch64/uadd_sat_vec.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-- | FileCheck %s --check-prefixes=CHECK,CHECK-SD
   3 ; RUN: llc < %s -mtriple=aarch64-- -global-isel -global-isel-abort=2 2>&1 | FileCheck %s --check-prefixes=CHECK,CHECK-GI
   4
   5 ; CHECK-GI:       warning: Instruction selection used fallback path for v2i8
   6 ; CHECK-GI-NEXT:  warning: Instruction selection used fallback path for v16i4
   7 ; CHECK-GI-NEXT:  warning: Instruction selection used fallback path for v16i1
   8 ; CHECK-GI-NEXT:  warning: Instruction selection used fallback path for v2i128
   9
  10 declare <1 x i8> @llvm.uadd.sat.v1i8(<1 x i8>, <1 x i8>)
  11 declare <2 x i8> @llvm.uadd.sat.v2i8(<2 x i8>, <2 x i8>)
  12 declare <4 x i8> @llvm.uadd.sat.v4i8(<4 x i8>, <4 x i8>)
  13 declare <8 x i8> @llvm.uadd.sat.v8i8(<8 x i8>, <8 x i8>)
  14 declare <12 x i8> @llvm.uadd.sat.v12i8(<12 x i8>, <12 x i8>)
  15 declare <16 x i8> @llvm.uadd.sat.v16i8(<16 x i8>, <16 x i8>)
  16 declare <32 x i8> @llvm.uadd.sat.v32i8(<32 x i8>, <32 x i8>)
  17 declare <64 x i8> @llvm.uadd.sat.v64i8(<64 x i8>, <64 x i8>)
  18
  19 declare <1 x i16> @llvm.uadd.sat.v1i16(<1 x i16>, <1 x i16>)
  20 declare <2 x i16> @llvm.uadd.sat.v2i16(<2 x i16>, <2 x i16>)
  21 declare <4 x i16> @llvm.uadd.sat.v4i16(<4 x i16>, <4 x i16>)
  22 declare <8 x i16> @llvm.uadd.sat.v8i16(<8 x i16>, <8 x i16>)
  23 declare <12 x i16> @llvm.uadd.sat.v12i16(<12 x i16>, <12 x i16>)
  24 declare <16 x i16> @llvm.uadd.sat.v16i16(<16 x i16>, <16 x i16>)
  25 declare <32 x i16> @llvm.uadd.sat.v32i16(<32 x i16>, <32 x i16>)
  26
  27 declare <16 x i1> @llvm.uadd.sat.v16i1(<16 x i1>, <16 x i1>)
  28 declare <16 x i4> @llvm.uadd.sat.v16i4(<16 x i4>, <16 x i4>)
  29
  30 declare <2 x i32> @llvm.uadd.sat.v2i32(<2 x i32>, <2 x i32>)
  31 declare <4 x i32> @llvm.uadd.sat.v4i32(<4 x i32>, <4 x i32>)
  32 declare <8 x i32> @llvm.uadd.sat.v8i32(<8 x i32>, <8 x i32>)
  33 declare <16 x i32> @llvm.uadd.sat.v16i32(<16 x i32>, <16 x i32>)
  34 declare <2 x i64> @llvm.uadd.sat.v2i64(<2 x i64>, <2 x i64>)
  35 declare <4 x i64> @llvm.uadd.sat.v4i64(<4 x i64>, <4 x i64>)
  36 declare <8 x i64> @llvm.uadd.sat.v8i64(<8 x i64>, <8 x i64>)
  37
  38 declare <4 x i24> @llvm.uadd.sat.v4i24(<4 x i24>, <4 x i24>)
  39 declare <2 x i128> @llvm.uadd.sat.v2i128(<2 x i128>, <2 x i128>)
  40
  41 define <16 x i8> @v16i8(<16 x i8> %x, <16 x i8> %y) nounwind {
  42 ; CHECK-LABEL: v16i8:
  43 ; CHECK:       // %bb.0:
  44 ; CHECK-NEXT:    uqadd v0.16b, v0.16b, v1.16b
  45 ; CHECK-NEXT:    ret
  46   %z = call <16 x i8> @llvm.uadd.sat.v16i8(<16 x i8> %x, <16 x i8> %y)
  47   ret <16 x i8> %z
  48 }
  49
  50 define <32 x i8> @v32i8(<32 x i8> %x, <32 x i8> %y) nounwind {
  51 ; CHECK-SD-LABEL: v32i8:
  52 ; CHECK-SD:       // %bb.0:
  53 ; CHECK-SD-NEXT:    uqadd v1.16b, v1.16b, v3.16b
  54 ; CHECK-SD-NEXT:    uqadd v0.16b, v0.16b, v2.16b
  55 ; CHECK-SD-NEXT:    ret
  56 ;
  57 ; CHECK-GI-LABEL: v32i8:
  58 ; CHECK-GI:       // %bb.0:
  59 ; CHECK-GI-NEXT:    uqadd v0.16b, v0.16b, v2.16b
  60 ; CHECK-GI-NEXT:    uqadd v1.16b, v1.16b, v3.16b
  61 ; CHECK-GI-NEXT:    ret
  62   %z = call <32 x i8> @llvm.uadd.sat.v32i8(<32 x i8> %x, <32 x i8> %y)
  63   ret <32 x i8> %z
  64 }
  65
  66 define <64 x i8> @v64i8(<64 x i8> %x, <64 x i8> %y) nounwind {
  67 ; CHECK-SD-LABEL: v64i8:
  68 ; CHECK-SD:       // %bb.0:
  69 ; CHECK-SD-NEXT:    uqadd v2.16b, v2.16b, v6.16b
  70 ; CHECK-SD-NEXT:    uqadd v0.16b, v0.16b, v4.16b
  71 ; CHECK-SD-NEXT:    uqadd v1.16b, v1.16b, v5.16b
  72 ; CHECK-SD-NEXT:    uqadd v3.16b, v3.16b, v7.16b
  73 ; CHECK-SD-NEXT:    ret
  74 ;
  75 ; CHECK-GI-LABEL: v64i8:
  76 ; CHECK-GI:       // %bb.0:
  77 ; CHECK-GI-NEXT:    uqadd v0.16b, v0.16b, v4.16b
  78 ; CHECK-GI-NEXT:    uqadd v1.16b, v1.16b, v5.16b
  79 ; CHECK-GI-NEXT:    uqadd v2.16b, v2.16b, v6.16b
  80 ; CHECK-GI-NEXT:    uqadd v3.16b, v3.16b, v7.16b
  81 ; CHECK-GI-NEXT:    ret
  82   %z = call <64 x i8> @llvm.uadd.sat.v64i8(<64 x i8> %x, <64 x i8> %y)
  83   ret <64 x i8> %z
  84 }
  85
  86 define <8 x i16> @v8i16(<8 x i16> %x, <8 x i16> %y) nounwind {
  87 ; CHECK-LABEL: v8i16:
  88 ; CHECK:       // %bb.0:
  89 ; CHECK-NEXT:    uqadd v0.8h, v0.8h, v1.8h
  90 ; CHECK-NEXT:    ret
  91   %z = call <8 x i16> @llvm.uadd.sat.v8i16(<8 x i16> %x, <8 x i16> %y)
  92   ret <8 x i16> %z
  93 }
  94
  95 define <16 x i16> @v16i16(<16 x i16> %x, <16 x i16> %y) nounwind {
  96 ; CHECK-SD-LABEL: v16i16:
  97 ; CHECK-SD:       // %bb.0:
  98 ; CHECK-SD-NEXT:    uqadd v1.8h, v1.8h, v3.8h
  99 ; CHECK-SD-NEXT:    uqadd v0.8h, v0.8h, v2.8h
 100 ; CHECK-SD-NEXT:    ret
 101 ;
 102 ; CHECK-GI-LABEL: v16i16:
 103 ; CHECK-GI:       // %bb.0:
 104 ; CHECK-GI-NEXT:    uqadd v0.8h, v0.8h, v2.8h
 105 ; CHECK-GI-NEXT:    uqadd v1.8h, v1.8h, v3.8h
 106 ; CHECK-GI-NEXT:    ret
 107   %z = call <16 x i16> @llvm.uadd.sat.v16i16(<16 x i16> %x, <16 x i16> %y)
 108   ret <16 x i16> %z
 109 }
 110
 111 define <32 x i16> @v32i16(<32 x i16> %x, <32 x i16> %y) nounwind {
 112 ; CHECK-SD-LABEL: v32i16:
 113 ; CHECK-SD:       // %bb.0:
 114 ; CHECK-SD-NEXT:    uqadd v2.8h, v2.8h, v6.8h
 115 ; CHECK-SD-NEXT:    uqadd v0.8h, v0.8h, v4.8h
 116 ; CHECK-SD-NEXT:    uqadd v1.8h, v1.8h, v5.8h
 117 ; CHECK-SD-NEXT:    uqadd v3.8h, v3.8h, v7.8h
 118 ; CHECK-SD-NEXT:    ret
 119 ;
 120 ; CHECK-GI-LABEL: v32i16:
 121 ; CHECK-GI:       // %bb.0:
 122 ; CHECK-GI-NEXT:    uqadd v0.8h, v0.8h, v4.8h
 123 ; CHECK-GI-NEXT:    uqadd v1.8h, v1.8h, v5.8h
 124 ; CHECK-GI-NEXT:    uqadd v2.8h, v2.8h, v6.8h
 125 ; CHECK-GI-NEXT:    uqadd v3.8h, v3.8h, v7.8h
 126 ; CHECK-GI-NEXT:    ret
 127   %z = call <32 x i16> @llvm.uadd.sat.v32i16(<32 x i16> %x, <32 x i16> %y)
 128   ret <32 x i16> %z
 129 }
 130
 131 define void @v8i8(ptr %px, ptr %py, ptr %pz) nounwind {
 132 ; CHECK-LABEL: v8i8:
 133 ; CHECK:       // %bb.0:
 134 ; CHECK-NEXT:    ldr d0, [x0]
 135 ; CHECK-NEXT:    ldr d1, [x1]
 136 ; CHECK-NEXT:    uqadd v0.8b, v0.8b, v1.8b
 137 ; CHECK-NEXT:    str d0, [x2]
 138 ; CHECK-NEXT:    ret
 139   %x = load <8 x i8>, ptr %px
 140   %y = load <8 x i8>, ptr %py
 141   %z = call <8 x i8> @llvm.uadd.sat.v8i8(<8 x i8> %x, <8 x i8> %y)
 142   store <8 x i8> %z, ptr %pz
 143   ret void
 144 }
 145
 146 define void @v4i8(ptr %px, ptr %py, ptr %pz) nounwind {
 147 ; CHECK-SD-LABEL: v4i8:
 148 ; CHECK-SD:       // %bb.0:
 149 ; CHECK-SD-NEXT:    ldr s0, [x0]
 150 ; CHECK-SD-NEXT:    ldr s1, [x1]
 151 ; CHECK-SD-NEXT:    movi d2, #0xff00ff00ff00ff
 152 ; CHECK-SD-NEXT:    uaddl v0.8h, v0.8b, v1.8b
 153 ; CHECK-SD-NEXT:    umin v0.4h, v0.4h, v2.4h
 154 ; CHECK-SD-NEXT:    uzp1 v0.8b, v0.8b, v0.8b
 155 ; CHECK-SD-NEXT:    str s0, [x2]
 156 ; CHECK-SD-NEXT:    ret
 157 ;
 158 ; CHECK-GI-LABEL: v4i8:
 159 ; CHECK-GI:       // %bb.0:
 160 ; CHECK-GI-NEXT:    ldr w8, [x0]
 161 ; CHECK-GI-NEXT:    ldr w9, [x1]
 162 ; CHECK-GI-NEXT:    fmov s0, w8
 163 ; CHECK-GI-NEXT:    fmov s1, w9
 164 ; CHECK-GI-NEXT:    mov b2, v0.b[1]
 165 ; CHECK-GI-NEXT:    mov b3, v1.b[1]
 166 ; CHECK-GI-NEXT:    mov b4, v0.b[2]
 167 ; CHECK-GI-NEXT:    mov b5, v0.b[3]
 168 ; CHECK-GI-NEXT:    mov b6, v1.b[3]
 169 ; CHECK-GI-NEXT:    mov v0.b[1], v2.b[0]
 170 ; CHECK-GI-NEXT:    mov b2, v1.b[2]
 171 ; CHECK-GI-NEXT:    mov v1.b[1], v3.b[0]
 172 ; CHECK-GI-NEXT:    mov v0.b[2], v4.b[0]
 173 ; CHECK-GI-NEXT:    mov v1.b[2], v2.b[0]
 174 ; CHECK-GI-NEXT:    mov v0.b[3], v5.b[0]
 175 ; CHECK-GI-NEXT:    mov v1.b[3], v6.b[0]
 176 ; CHECK-GI-NEXT:    uqadd v0.8b, v0.8b, v1.8b
 177 ; CHECK-GI-NEXT:    fmov w8, s0
 178 ; CHECK-GI-NEXT:    str w8, [x2]
 179 ; CHECK-GI-NEXT:    ret
 180   %x = load <4 x i8>, ptr %px
 181   %y = load <4 x i8>, ptr %py
 182   %z = call <4 x i8> @llvm.uadd.sat.v4i8(<4 x i8> %x, <4 x i8> %y)
 183   store <4 x i8> %z, ptr %pz
 184   ret void
 185 }
 186
 187 define void @v2i8(ptr %px, ptr %py, ptr %pz) nounwind {
 188 ; CHECK-LABEL: v2i8:
 189 ; CHECK:       // %bb.0:
 190 ; CHECK-NEXT:    ldrb w8, [x0]
 191 ; CHECK-NEXT:    ldrb w9, [x1]
 192 ; CHECK-NEXT:    movi d2, #0x0000ff000000ff
 193 ; CHECK-NEXT:    ldrb w10, [x0, #1]
 194 ; CHECK-NEXT:    ldrb w11, [x1, #1]
 195 ; CHECK-NEXT:    fmov s0, w8
 196 ; CHECK-NEXT:    fmov s1, w9
 197 ; CHECK-NEXT:    mov v0.s[1], w10
 198 ; CHECK-NEXT:    mov v1.s[1], w11
 199 ; CHECK-NEXT:    add v0.2s, v0.2s, v1.2s
 200 ; CHECK-NEXT:    umin v0.2s, v0.2s, v2.2s
 201 ; CHECK-NEXT:    mov w8, v0.s[1]
 202 ; CHECK-NEXT:    fmov w9, s0
 203 ; CHECK-NEXT:    strb w9, [x2]
 204 ; CHECK-NEXT:    strb w8, [x2, #1]
 205 ; CHECK-NEXT:    ret
 206   %x = load <2 x i8>, ptr %px
 207   %y = load <2 x i8>, ptr %py
 208   %z = call <2 x i8> @llvm.uadd.sat.v2i8(<2 x i8> %x, <2 x i8> %y)
 209   store <2 x i8> %z, ptr %pz
 210   ret void
 211 }
 212
 213 define void @v4i16(ptr %px, ptr %py, ptr %pz) nounwind {
 214 ; CHECK-LABEL: v4i16:
 215 ; CHECK:       // %bb.0:
 216 ; CHECK-NEXT:    ldr d0, [x0]
 217 ; CHECK-NEXT:    ldr d1, [x1]
 218 ; CHECK-NEXT:    uqadd v0.4h, v0.4h, v1.4h
 219 ; CHECK-NEXT:    str d0, [x2]
 220 ; CHECK-NEXT:    ret
 221   %x = load <4 x i16>, ptr %px
 222   %y = load <4 x i16>, ptr %py
 223   %z = call <4 x i16> @llvm.uadd.sat.v4i16(<4 x i16> %x, <4 x i16> %y)
 224   store <4 x i16> %z, ptr %pz
 225   ret void
 226 }
 227
 228 define void @v2i16(ptr %px, ptr %py, ptr %pz) nounwind {
 229 ; CHECK-SD-LABEL: v2i16:
 230 ; CHECK-SD:       // %bb.0:
 231 ; CHECK-SD-NEXT:    ldrh w8, [x0]
 232 ; CHECK-SD-NEXT:    ldrh w9, [x1]
 233 ; CHECK-SD-NEXT:    movi d2, #0x00ffff0000ffff
 234 ; CHECK-SD-NEXT:    ldrh w10, [x0, #2]
 235 ; CHECK-SD-NEXT:    ldrh w11, [x1, #2]
 236 ; CHECK-SD-NEXT:    fmov s0, w8
 237 ; CHECK-SD-NEXT:    fmov s1, w9
 238 ; CHECK-SD-NEXT:    mov v0.s[1], w10
 239 ; CHECK-SD-NEXT:    mov v1.s[1], w11
 240 ; CHECK-SD-NEXT:    add v0.2s, v0.2s, v1.2s
 241 ; CHECK-SD-NEXT:    umin v0.2s, v0.2s, v2.2s
 242 ; CHECK-SD-NEXT:    mov w8, v0.s[1]
 243 ; CHECK-SD-NEXT:    fmov w9, s0
 244 ; CHECK-SD-NEXT:    strh w9, [x2]
 245 ; CHECK-SD-NEXT:    strh w8, [x2, #2]
 246 ; CHECK-SD-NEXT:    ret
 247 ;
 248 ; CHECK-GI-LABEL: v2i16:
 249 ; CHECK-GI:       // %bb.0:
 250 ; CHECK-GI-NEXT:    ldr h0, [x0]
 251 ; CHECK-GI-NEXT:    ldr h1, [x0, #2]
 252 ; CHECK-GI-NEXT:    ldr h2, [x1]
 253 ; CHECK-GI-NEXT:    ldr h3, [x1, #2]
 254 ; CHECK-GI-NEXT:    mov v0.h[1], v1.h[0]
 255 ; CHECK-GI-NEXT:    mov v2.h[1], v3.h[0]
 256 ; CHECK-GI-NEXT:    uqadd v0.4h, v0.4h, v2.4h
 257 ; CHECK-GI-NEXT:    mov h1, v0.h[1]
 258 ; CHECK-GI-NEXT:    str h0, [x2]
 259 ; CHECK-GI-NEXT:    str h1, [x2, #2]
 260 ; CHECK-GI-NEXT:    ret
 261   %x = load <2 x i16>, ptr %px
 262   %y = load <2 x i16>, ptr %py
 263   %z = call <2 x i16> @llvm.uadd.sat.v2i16(<2 x i16> %x, <2 x i16> %y)
 264   store <2 x i16> %z, ptr %pz
 265   ret void
 266 }
 267
 268 define <12 x i8> @v12i8(<12 x i8> %x, <12 x i8> %y) nounwind {
 269 ; CHECK-LABEL: v12i8:
 270 ; CHECK:       // %bb.0:
 271 ; CHECK-NEXT:    uqadd v0.16b, v0.16b, v1.16b
 272 ; CHECK-NEXT:    ret
 273   %z = call <12 x i8> @llvm.uadd.sat.v12i8(<12 x i8> %x, <12 x i8> %y)
 274   ret <12 x i8> %z
 275 }
 276
 277 define void @v12i16(ptr %px, ptr %py, ptr %pz) nounwind {
 278 ; CHECK-SD-LABEL: v12i16:
 279 ; CHECK-SD:       // %bb.0:
 280 ; CHECK-SD-NEXT:    ldp q0, q3, [x1]
 281 ; CHECK-SD-NEXT:    ldp q1, q2, [x0]
 282 ; CHECK-SD-NEXT:    uqadd v0.8h, v1.8h, v0.8h
 283 ; CHECK-SD-NEXT:    uqadd v1.8h, v2.8h, v3.8h
 284 ; CHECK-SD-NEXT:    str q0, [x2]
 285 ; CHECK-SD-NEXT:    str d1, [x2, #16]
 286 ; CHECK-SD-NEXT:    ret
 287 ;
 288 ; CHECK-GI-LABEL: v12i16:
 289 ; CHECK-GI:       // %bb.0:
 290 ; CHECK-GI-NEXT:    ldr q0, [x0]
 291 ; CHECK-GI-NEXT:    ldr q1, [x1]
 292 ; CHECK-GI-NEXT:    ldr d2, [x0, #16]
 293 ; CHECK-GI-NEXT:    ldr d3, [x1, #16]
 294 ; CHECK-GI-NEXT:    uqadd v0.8h, v0.8h, v1.8h
 295 ; CHECK-GI-NEXT:    uqadd v1.4h, v2.4h, v3.4h
 296 ; CHECK-GI-NEXT:    str q0, [x2]
 297 ; CHECK-GI-NEXT:    str d1, [x2, #16]
 298 ; CHECK-GI-NEXT:    ret
 299   %x = load <12 x i16>, ptr %px
 300   %y = load <12 x i16>, ptr %py
 301   %z = call <12 x i16> @llvm.uadd.sat.v12i16(<12 x i16> %x, <12 x i16> %y)
 302   store <12 x i16> %z, ptr %pz
 303   ret void
 304 }
 305
 306 define void @v1i8(ptr %px, ptr %py, ptr %pz) nounwind {
 307 ; CHECK-SD-LABEL: v1i8:
 308 ; CHECK-SD:       // %bb.0:
 309 ; CHECK-SD-NEXT:    ldr b0, [x0]
 310 ; CHECK-SD-NEXT:    ldr b1, [x1]
 311 ; CHECK-SD-NEXT:    uqadd v0.8b, v0.8b, v1.8b
 312 ; CHECK-SD-NEXT:    st1 { v0.b }[0], [x2]
 313 ; CHECK-SD-NEXT:    ret
 314 ;
 315 ; CHECK-GI-LABEL: v1i8:
 316 ; CHECK-GI:       // %bb.0:
 317 ; CHECK-GI-NEXT:    ldrb w8, [x0]
 318 ; CHECK-GI-NEXT:    ldrb w9, [x1]
 319 ; CHECK-GI-NEXT:    add w8, w8, w9
 320 ; CHECK-GI-NEXT:    cmp w8, w8, uxtb
 321 ; CHECK-GI-NEXT:    csinv w8, w8, wzr, eq
 322 ; CHECK-GI-NEXT:    strb w8, [x2]
 323 ; CHECK-GI-NEXT:    ret
 324   %x = load <1 x i8>, ptr %px
 325   %y = load <1 x i8>, ptr %py
 326   %z = call <1 x i8> @llvm.uadd.sat.v1i8(<1 x i8> %x, <1 x i8> %y)
 327   store <1 x i8> %z, ptr %pz
 328   ret void
 329 }
 330
 331 define void @v1i16(ptr %px, ptr %py, ptr %pz) nounwind {
 332 ; CHECK-SD-LABEL: v1i16:
 333 ; CHECK-SD:       // %bb.0:
 334 ; CHECK-SD-NEXT:    ldr h0, [x0]
 335 ; CHECK-SD-NEXT:    ldr h1, [x1]
 336 ; CHECK-SD-NEXT:    uqadd v0.4h, v0.4h, v1.4h
 337 ; CHECK-SD-NEXT:    str h0, [x2]
 338 ; CHECK-SD-NEXT:    ret
 339 ;
 340 ; CHECK-GI-LABEL: v1i16:
 341 ; CHECK-GI:       // %bb.0:
 342 ; CHECK-GI-NEXT:    ldrh w8, [x0]
 343 ; CHECK-GI-NEXT:    ldrh w9, [x1]
 344 ; CHECK-GI-NEXT:    add w8, w8, w9
 345 ; CHECK-GI-NEXT:    cmp w8, w8, uxth
 346 ; CHECK-GI-NEXT:    csinv w8, w8, wzr, eq
 347 ; CHECK-GI-NEXT:    strh w8, [x2]
 348 ; CHECK-GI-NEXT:    ret
 349   %x = load <1 x i16>, ptr %px
 350   %y = load <1 x i16>, ptr %py
 351   %z = call <1 x i16> @llvm.uadd.sat.v1i16(<1 x i16> %x, <1 x i16> %y)
 352   store <1 x i16> %z, ptr %pz
 353   ret void
 354 }
 355
 356 define <16 x i4> @v16i4(<16 x i4> %x, <16 x i4> %y) nounwind {
 357 ; CHECK-LABEL: v16i4:
 358 ; CHECK:       // %bb.0:
 359 ; CHECK-NEXT:    movi v2.16b, #15
 360 ; CHECK-NEXT:    and v1.16b, v1.16b, v2.16b
 361 ; CHECK-NEXT:    and v0.16b, v0.16b, v2.16b
 362 ; CHECK-NEXT:    add v0.16b, v0.16b, v1.16b
 363 ; CHECK-NEXT:    umin v0.16b, v0.16b, v2.16b
 364 ; CHECK-NEXT:    ret
 365   %z = call <16 x i4> @llvm.uadd.sat.v16i4(<16 x i4> %x, <16 x i4> %y)
 366   ret <16 x i4> %z
 367 }
 368
 369 define <16 x i1> @v16i1(<16 x i1> %x, <16 x i1> %y) nounwind {
 370 ; CHECK-LABEL: v16i1:
 371 ; CHECK:       // %bb.0:
 372 ; CHECK-NEXT:    orr v0.16b, v0.16b, v1.16b
 373 ; CHECK-NEXT:    ret
 374   %z = call <16 x i1> @llvm.uadd.sat.v16i1(<16 x i1> %x, <16 x i1> %y)
 375   ret <16 x i1> %z
 376 }
 377
 378 define <2 x i32> @v2i32(<2 x i32> %x, <2 x i32> %y) nounwind {
 379 ; CHECK-LABEL: v2i32:
 380 ; CHECK:       // %bb.0:
 381 ; CHECK-NEXT:    uqadd v0.2s, v0.2s, v1.2s
 382 ; CHECK-NEXT:    ret
 383   %z = call <2 x i32> @llvm.uadd.sat.v2i32(<2 x i32> %x, <2 x i32> %y)
 384   ret <2 x i32> %z
 385 }
 386
 387 define <4 x i32> @v4i32(<4 x i32> %x, <4 x i32> %y) nounwind {
 388 ; CHECK-LABEL: v4i32:
 389 ; CHECK:       // %bb.0:
 390 ; CHECK-NEXT:    uqadd v0.4s, v0.4s, v1.4s
 391 ; CHECK-NEXT:    ret
 392   %z = call <4 x i32> @llvm.uadd.sat.v4i32(<4 x i32> %x, <4 x i32> %y)
 393   ret <4 x i32> %z
 394 }
 395
 396 define <8 x i32> @v8i32(<8 x i32> %x, <8 x i32> %y) nounwind {
 397 ; CHECK-SD-LABEL: v8i32:
 398 ; CHECK-SD:       // %bb.0:
 399 ; CHECK-SD-NEXT:    uqadd v1.4s, v1.4s, v3.4s
 400 ; CHECK-SD-NEXT:    uqadd v0.4s, v0.4s, v2.4s
 401 ; CHECK-SD-NEXT:    ret
 402 ;
 403 ; CHECK-GI-LABEL: v8i32:
 404 ; CHECK-GI:       // %bb.0:
 405 ; CHECK-GI-NEXT:    uqadd v0.4s, v0.4s, v2.4s
 406 ; CHECK-GI-NEXT:    uqadd v1.4s, v1.4s, v3.4s
 407 ; CHECK-GI-NEXT:    ret
 408   %z = call <8 x i32> @llvm.uadd.sat.v8i32(<8 x i32> %x, <8 x i32> %y)
 409   ret <8 x i32> %z
 410 }
 411
 412 define <16 x i32> @v16i32(<16 x i32> %x, <16 x i32> %y) nounwind {
 413 ; CHECK-SD-LABEL: v16i32:
 414 ; CHECK-SD:       // %bb.0:
 415 ; CHECK-SD-NEXT:    uqadd v2.4s, v2.4s, v6.4s
 416 ; CHECK-SD-NEXT:    uqadd v0.4s, v0.4s, v4.4s
 417 ; CHECK-SD-NEXT:    uqadd v1.4s, v1.4s, v5.4s
 418 ; CHECK-SD-NEXT:    uqadd v3.4s, v3.4s, v7.4s
 419 ; CHECK-SD-NEXT:    ret
 420 ;
 421 ; CHECK-GI-LABEL: v16i32:
 422 ; CHECK-GI:       // %bb.0:
 423 ; CHECK-GI-NEXT:    uqadd v0.4s, v0.4s, v4.4s
 424 ; CHECK-GI-NEXT:    uqadd v1.4s, v1.4s, v5.4s
 425 ; CHECK-GI-NEXT:    uqadd v2.4s, v2.4s, v6.4s
 426 ; CHECK-GI-NEXT:    uqadd v3.4s, v3.4s, v7.4s
 427 ; CHECK-GI-NEXT:    ret
 428   %z = call <16 x i32> @llvm.uadd.sat.v16i32(<16 x i32> %x, <16 x i32> %y)
 429   ret <16 x i32> %z
 430 }
 431
 432 define <2 x i64> @v2i64(<2 x i64> %x, <2 x i64> %y) nounwind {
 433 ; CHECK-LABEL: v2i64:
 434 ; CHECK:       // %bb.0:
 435 ; CHECK-NEXT:    uqadd v0.2d, v0.2d, v1.2d
 436 ; CHECK-NEXT:    ret
 437   %z = call <2 x i64> @llvm.uadd.sat.v2i64(<2 x i64> %x, <2 x i64> %y)
 438   ret <2 x i64> %z
 439 }
 440
 441 define <4 x i64> @v4i64(<4 x i64> %x, <4 x i64> %y) nounwind {
 442 ; CHECK-SD-LABEL: v4i64:
 443 ; CHECK-SD:       // %bb.0:
 444 ; CHECK-SD-NEXT:    uqadd v1.2d, v1.2d, v3.2d
 445 ; CHECK-SD-NEXT:    uqadd v0.2d, v0.2d, v2.2d
 446 ; CHECK-SD-NEXT:    ret
 447 ;
 448 ; CHECK-GI-LABEL: v4i64:
 449 ; CHECK-GI:       // %bb.0:
 450 ; CHECK-GI-NEXT:    uqadd v0.2d, v0.2d, v2.2d
 451 ; CHECK-GI-NEXT:    uqadd v1.2d, v1.2d, v3.2d
 452 ; CHECK-GI-NEXT:    ret
 453   %z = call <4 x i64> @llvm.uadd.sat.v4i64(<4 x i64> %x, <4 x i64> %y)
 454   ret <4 x i64> %z
 455 }
 456
 457 define <8 x i64> @v8i64(<8 x i64> %x, <8 x i64> %y) nounwind {
 458 ; CHECK-SD-LABEL: v8i64:
 459 ; CHECK-SD:       // %bb.0:
 460 ; CHECK-SD-NEXT:    uqadd v2.2d, v2.2d, v6.2d
 461 ; CHECK-SD-NEXT:    uqadd v0.2d, v0.2d, v4.2d
 462 ; CHECK-SD-NEXT:    uqadd v1.2d, v1.2d, v5.2d
 463 ; CHECK-SD-NEXT:    uqadd v3.2d, v3.2d, v7.2d
 464 ; CHECK-SD-NEXT:    ret
 465 ;
 466 ; CHECK-GI-LABEL: v8i64:
 467 ; CHECK-GI:       // %bb.0:
 468 ; CHECK-GI-NEXT:    uqadd v0.2d, v0.2d, v4.2d
 469 ; CHECK-GI-NEXT:    uqadd v1.2d, v1.2d, v5.2d
 470 ; CHECK-GI-NEXT:    uqadd v2.2d, v2.2d, v6.2d
 471 ; CHECK-GI-NEXT:    uqadd v3.2d, v3.2d, v7.2d
 472 ; CHECK-GI-NEXT:    ret
 473   %z = call <8 x i64> @llvm.uadd.sat.v8i64(<8 x i64> %x, <8 x i64> %y)
 474   ret <8 x i64> %z
 475 }
 476
 477 define <2 x i128> @v2i128(<2 x i128> %x, <2 x i128> %y) nounwind {
 478 ; CHECK-LABEL: v2i128:
 479 ; CHECK:       // %bb.0:
 480 ; CHECK-NEXT:    adds x8, x2, x6
 481 ; CHECK-NEXT:    adcs x9, x3, x7
 482 ; CHECK-NEXT:    csinv x2, x8, xzr, lo
 483 ; CHECK-NEXT:    csinv x3, x9, xzr, lo
 484 ; CHECK-NEXT:    adds x8, x0, x4
 485 ; CHECK-NEXT:    adcs x9, x1, x5
 486 ; CHECK-NEXT:    csinv x8, x8, xzr, lo
 487 ; CHECK-NEXT:    csinv x1, x9, xzr, lo
 488 ; CHECK-NEXT:    fmov d0, x8
 489 ; CHECK-NEXT:    mov v0.d[1], x1
 490 ; CHECK-NEXT:    fmov x0, d0
 491 ; CHECK-NEXT:    ret
 492   %z = call <2 x i128> @llvm.uadd.sat.v2i128(<2 x i128> %x, <2 x i128> %y)
 493   ret <2 x i128> %z
 494 }