llvm/test/CodeGen/AMDGPU/GlobalISel/inst-select-mad_64_32.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn -mcpu=gfx1030 -run-pass=instruction-select -global-isel-abort=2 -pass-remarks-missed='gisel*' -verify-machineinstrs %s -o - 2>%t | FileCheck -check-prefix=GFX10 %s
   3 # RUN: llc -mtriple=amdgcn -mcpu=gfx1100 -run-pass=instruction-select -global-isel-abort=2 -pass-remarks-missed='gisel*' -verify-machineinstrs %s -o - 2>%t | FileCheck -check-prefix=GFX1100 %s
   4 # RUN: llc -mtriple=amdgcn -mcpu=gfx1150 -run-pass=instruction-select -global-isel-abort=2 -pass-remarks-missed='gisel*' -verify-machineinstrs %s -o - 2>%t | FileCheck -check-prefix=GFX1150 %s
   5 # RUN: llc -mtriple=amdgcn -mcpu=gfx1200 -run-pass=instruction-select -global-isel-abort=2 -pass-remarks-missed='gisel*' -verify-machineinstrs %s -o - 2>%t | FileCheck -check-prefix=GFX12 %s
   6
   7 ---
   8 name: mad_u64_u32_vvv
   9 legalized: true
  10 regBankSelected: true
  11
  12 body: |
  13   bb.0:
  14     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  15     ; GFX10-LABEL: name: mad_u64_u32_vvv
  16     ; GFX10: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  17     ; GFX10-NEXT: {{  $}}
  18     ; GFX10-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  19     ; GFX10-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  20     ; GFX10-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  21     ; GFX10-NEXT: [[V_MAD_U64_U32_e64_:%[0-9]+]]:vreg_64, [[V_MAD_U64_U32_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_U64_U32_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  22     ; GFX10-NEXT: S_ENDPGM 0, implicit [[V_MAD_U64_U32_e64_]], implicit [[V_MAD_U64_U32_e64_1]]
  23     ;
  24     ; GFX1100-LABEL: name: mad_u64_u32_vvv
  25     ; GFX1100: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  26     ; GFX1100-NEXT: {{  $}}
  27     ; GFX1100-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  28     ; GFX1100-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  29     ; GFX1100-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  30     ; GFX1100-NEXT: [[V_MAD_U64_U32_gfx11_e64_:%[0-9]+]]:vreg_64, [[V_MAD_U64_U32_gfx11_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_U64_U32_gfx11_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  31     ; GFX1100-NEXT: S_ENDPGM 0, implicit [[V_MAD_U64_U32_gfx11_e64_]], implicit [[V_MAD_U64_U32_gfx11_e64_1]]
  32     ;
  33     ; GFX1150-LABEL: name: mad_u64_u32_vvv
  34     ; GFX1150: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  35     ; GFX1150-NEXT: {{  $}}
  36     ; GFX1150-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  37     ; GFX1150-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  38     ; GFX1150-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  39     ; GFX1150-NEXT: [[V_MAD_U64_U32_e64_:%[0-9]+]]:vreg_64, [[V_MAD_U64_U32_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_U64_U32_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  40     ; GFX1150-NEXT: S_ENDPGM 0, implicit [[V_MAD_U64_U32_e64_]], implicit [[V_MAD_U64_U32_e64_1]]
  41     ;
  42     ; GFX12-LABEL: name: mad_u64_u32_vvv
  43     ; GFX12: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  44     ; GFX12-NEXT: {{  $}}
  45     ; GFX12-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  46     ; GFX12-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  47     ; GFX12-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  48     ; GFX12-NEXT: [[V_MAD_U64_U32_e64_:%[0-9]+]]:vreg_64, [[V_MAD_U64_U32_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_U64_U32_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  49     ; GFX12-NEXT: S_ENDPGM 0, implicit [[V_MAD_U64_U32_e64_]], implicit [[V_MAD_U64_U32_e64_1]]
  50     %0:vgpr(s32) = COPY $vgpr0
  51     %1:vgpr(s32) = COPY $vgpr1
  52     %2:vgpr(s32) = COPY $vgpr2
  53     %3:vgpr(s32) = COPY $vgpr3
  54     %4:vgpr(s64) = G_MERGE_VALUES %2, %3
  55     %5:vgpr(s64), %6:vcc(s1) = G_AMDGPU_MAD_U64_U32 %0, %1, %3
  56     S_ENDPGM 0, implicit %5, implicit %6
  57 ...
  58
  59 ---
  60 name: mad_i64_i32_vvv
  61 legalized: true
  62 regBankSelected: true
  63
  64 body: |
  65   bb.0:
  66     liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  67     ; GFX10-LABEL: name: mad_i64_i32_vvv
  68     ; GFX10: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  69     ; GFX10-NEXT: {{  $}}
  70     ; GFX10-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  71     ; GFX10-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  72     ; GFX10-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  73     ; GFX10-NEXT: [[V_MAD_I64_I32_e64_:%[0-9]+]]:vreg_64, [[V_MAD_I64_I32_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_I64_I32_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  74     ; GFX10-NEXT: S_ENDPGM 0, implicit [[V_MAD_I64_I32_e64_]], implicit [[V_MAD_I64_I32_e64_1]]
  75     ;
  76     ; GFX1100-LABEL: name: mad_i64_i32_vvv
  77     ; GFX1100: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  78     ; GFX1100-NEXT: {{  $}}
  79     ; GFX1100-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  80     ; GFX1100-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  81     ; GFX1100-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  82     ; GFX1100-NEXT: [[V_MAD_I64_I32_gfx11_e64_:%[0-9]+]]:vreg_64, [[V_MAD_I64_I32_gfx11_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_I64_I32_gfx11_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  83     ; GFX1100-NEXT: S_ENDPGM 0, implicit [[V_MAD_I64_I32_gfx11_e64_]], implicit [[V_MAD_I64_I32_gfx11_e64_1]]
  84     ;
  85     ; GFX1150-LABEL: name: mad_i64_i32_vvv
  86     ; GFX1150: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  87     ; GFX1150-NEXT: {{  $}}
  88     ; GFX1150-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  89     ; GFX1150-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  90     ; GFX1150-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
  91     ; GFX1150-NEXT: [[V_MAD_I64_I32_e64_:%[0-9]+]]:vreg_64, [[V_MAD_I64_I32_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_I64_I32_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
  92     ; GFX1150-NEXT: S_ENDPGM 0, implicit [[V_MAD_I64_I32_e64_]], implicit [[V_MAD_I64_I32_e64_1]]
  93     ;
  94     ; GFX12-LABEL: name: mad_i64_i32_vvv
  95     ; GFX12: liveins: $vgpr0, $vgpr1, $vgpr2, $vgpr3
  96     ; GFX12-NEXT: {{  $}}
  97     ; GFX12-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  98     ; GFX12-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  99     ; GFX12-NEXT: [[COPY2:%[0-9]+]]:vreg_64 = COPY $vgpr3
 100     ; GFX12-NEXT: [[V_MAD_I64_I32_e64_:%[0-9]+]]:vreg_64, [[V_MAD_I64_I32_e64_1:%[0-9]+]]:sreg_32_xm0_xexec = V_MAD_I64_I32_e64 [[COPY]], [[COPY1]], [[COPY2]], 0, implicit $exec
 101     ; GFX12-NEXT: S_ENDPGM 0, implicit [[V_MAD_I64_I32_e64_]], implicit [[V_MAD_I64_I32_e64_1]]
 102     %0:vgpr(s32) = COPY $vgpr0
 103     %1:vgpr(s32) = COPY $vgpr1
 104     %2:vgpr(s32) = COPY $vgpr2
 105     %3:vgpr(s32) = COPY $vgpr3
 106     %4:vgpr(s64) = G_MERGE_VALUES %2, %3
 107     %5:vgpr(s64), %6:vcc(s1) = G_AMDGPU_MAD_I64_I32 %0, %1, %3
 108     S_ENDPGM 0, implicit %5, implicit %6
 109 ...