llvm/test/CodeGen/AMDGPU/GlobalISel/regbankselect-atomicrmw-umin.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -mtriple=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 ---
   6 name: atomicrmw_umin_global_i32_ss
   7 legalized: true
   8
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0_sgpr1, $sgpr2
  12     ; CHECK-LABEL: name: atomicrmw_umin_global_i32_ss
  13     ; CHECK: liveins: $sgpr0_sgpr1, $sgpr2
  14     ; CHECK-NEXT: {{  $}}
  15     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(p1) = COPY $sgpr0_sgpr1
  16     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  17     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:vgpr(p1) = COPY [[COPY]](p1)
  18     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  19     ; CHECK-NEXT: [[ATOMICRMW_UMIN:%[0-9]+]]:vgpr(s32) = G_ATOMICRMW_UMIN [[COPY2]](p1), [[COPY3]] :: (load store seq_cst (s32), addrspace 1)
  20     %0:_(p1) = COPY $sgpr0_sgpr1
  21     %1:_(s32) = COPY $sgpr2
  22     %2:_(s32) = G_ATOMICRMW_UMIN %0, %1 :: (load store seq_cst (s32), addrspace 1)
  23 ...
  24
  25 ---
  26 name: atomicrmw_umin_flat_i32_ss
  27 legalized: true
  28
  29 body: |
  30   bb.0:
  31     liveins: $sgpr0_sgpr1, $sgpr2
  32     ; CHECK-LABEL: name: atomicrmw_umin_flat_i32_ss
  33     ; CHECK: liveins: $sgpr0_sgpr1, $sgpr2
  34     ; CHECK-NEXT: {{  $}}
  35     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(p0) = COPY $sgpr0_sgpr1
  36     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr2
  37     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:vgpr(p0) = COPY [[COPY]](p0)
  38     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  39     ; CHECK-NEXT: [[ATOMICRMW_UMIN:%[0-9]+]]:vgpr(s32) = G_ATOMICRMW_UMIN [[COPY2]](p0), [[COPY3]] :: (load store seq_cst (s32))
  40     %0:_(p0) = COPY $sgpr0_sgpr1
  41     %1:_(s32) = COPY $sgpr2
  42     %2:_(s32) = G_ATOMICRMW_UMIN %0, %1 :: (load store seq_cst (s32), addrspace 0)
  43 ...
  44
  45 ---
  46 name: atomicrmw_umin_local_i32_ss
  47 legalized: true
  48
  49 body: |
  50   bb.0:
  51     liveins: $sgpr0, $sgpr1
  52     ; CHECK-LABEL: name: atomicrmw_umin_local_i32_ss
  53     ; CHECK: liveins: $sgpr0, $sgpr1
  54     ; CHECK-NEXT: {{  $}}
  55     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(p3) = COPY $sgpr0
  56     ; CHECK-NEXT: [[COPY1:%[0-9]+]]:sgpr(s32) = COPY $sgpr1
  57     ; CHECK-NEXT: [[COPY2:%[0-9]+]]:vgpr(p3) = COPY [[COPY]](p3)
  58     ; CHECK-NEXT: [[COPY3:%[0-9]+]]:vgpr(s32) = COPY [[COPY1]](s32)
  59     ; CHECK-NEXT: [[ATOMICRMW_UMIN:%[0-9]+]]:vgpr(s32) = G_ATOMICRMW_UMIN [[COPY2]](p3), [[COPY3]] :: (load store seq_cst (s32), addrspace 3)
  60     %0:_(p3) = COPY $sgpr0
  61     %1:_(s32) = COPY $sgpr1
  62     %2:_(s32) = G_ATOMICRMW_UMIN %0, %1 :: (load store seq_cst (s32), addrspace 3)
  63 ...