llvm/test/CodeGen/AMDGPU/GlobalISel/regbankselect-cttz-zero-undef.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect %s -verify-machineinstrs -o - -regbankselect-fast | FileCheck %s
   3 # RUN: llc -mtriple=amdgcn -mcpu=fiji -run-pass=amdgpu-regbankselect %s -verify-machineinstrs -o - -regbankselect-greedy | FileCheck %s
   4
   5 ---
   6 name: cttz_zero_undef_s32_s
   7 legalized: true
   8
   9 body: |
  10   bb.0:
  11     liveins: $sgpr0
  12     ; CHECK-LABEL: name: cttz_zero_undef_s32_s
  13     ; CHECK: liveins: $sgpr0
  14     ; CHECK-NEXT: {{  $}}
  15     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(s32) = COPY $sgpr0
  16     ; CHECK-NEXT: [[CTTZ_ZERO_UNDEF:%[0-9]+]]:sgpr(s32) = G_CTTZ_ZERO_UNDEF [[COPY]](s32)
  17     ; CHECK-NEXT: S_ENDPGM 0, implicit [[CTTZ_ZERO_UNDEF]](s32)
  18     %0:_(s32) = COPY $sgpr0
  19     %1:_(s32) = G_CTTZ_ZERO_UNDEF %0
  20     S_ENDPGM 0, implicit %1
  21 ...
  22
  23 ---
  24 name: cttz_zero_undef_s32_v
  25 legalized: true
  26
  27 body: |
  28   bb.0:
  29     liveins: $vgpr0_vgpr1
  30     ; CHECK-LABEL: name: cttz_zero_undef_s32_v
  31     ; CHECK: liveins: $vgpr0_vgpr1
  32     ; CHECK-NEXT: {{  $}}
  33     ; CHECK-NEXT: [[COPY:%[0-9]+]]:vgpr(s32) = COPY $vgpr0
  34     ; CHECK-NEXT: [[CTTZ_ZERO_UNDEF:%[0-9]+]]:vgpr(s32) = G_CTTZ_ZERO_UNDEF [[COPY]](s32)
  35     ; CHECK-NEXT: S_ENDPGM 0, implicit [[CTTZ_ZERO_UNDEF]](s32)
  36     %0:_(s32) = COPY $vgpr0
  37     %1:_(s32) = G_CTTZ_ZERO_UNDEF %0
  38     S_ENDPGM 0, implicit %1
  39 ...
  40
  41 ---
  42 name: cttz_zero_undef_s64_s
  43 legalized: true
  44
  45 body: |
  46   bb.0:
  47     liveins: $sgpr0_sgpr1
  48     ; CHECK-LABEL: name: cttz_zero_undef_s64_s
  49     ; CHECK: liveins: $sgpr0_sgpr1
  50     ; CHECK-NEXT: {{  $}}
  51     ; CHECK-NEXT: [[COPY:%[0-9]+]]:sgpr(s64) = COPY $sgpr0_sgpr1
  52     ; CHECK-NEXT: [[CTTZ_ZERO_UNDEF:%[0-9]+]]:sgpr(s32) = G_CTTZ_ZERO_UNDEF [[COPY]](s64)
  53     ; CHECK-NEXT: S_ENDPGM 0, implicit [[CTTZ_ZERO_UNDEF]](s32)
  54     %0:_(s64) = COPY $sgpr0_sgpr1
  55     %1:_(s32) = G_CTTZ_ZERO_UNDEF %0
  56     S_ENDPGM 0, implicit %1
  57 ...
  58
  59 ---
  60 name: cttz_zero_undef_s64_v
  61 legalized: true
  62
  63 body: |
  64   bb.0:
  65     liveins: $vgpr0_vgpr1
  66     ; CHECK-LABEL: name: cttz_zero_undef_s64_v
  67     ; CHECK: liveins: $vgpr0_vgpr1
  68     ; CHECK-NEXT: {{  $}}
  69     ; CHECK-NEXT: [[COPY:%[0-9]+]]:vgpr(s64) = COPY $vgpr0_vgpr1
  70     ; CHECK-NEXT: [[UV:%[0-9]+]]:vgpr(s32), [[UV1:%[0-9]+]]:vgpr(s32) = G_UNMERGE_VALUES [[COPY]](s64)
  71     ; CHECK-NEXT: [[AMDGPU_FFBL_B32_:%[0-9]+]]:vgpr(s32) = G_AMDGPU_FFBL_B32 [[UV]](s32)
  72     ; CHECK-NEXT: [[AMDGPU_FFBL_B32_1:%[0-9]+]]:vgpr(s32) = G_AMDGPU_FFBL_B32 [[UV1]](s32)
  73     ; CHECK-NEXT: [[C:%[0-9]+]]:vgpr(s32) = G_CONSTANT i32 32
  74     ; CHECK-NEXT: [[ADD:%[0-9]+]]:vgpr(s32) = G_ADD [[AMDGPU_FFBL_B32_1]], [[C]]
  75     ; CHECK-NEXT: [[UMIN:%[0-9]+]]:vgpr(s32) = G_UMIN [[AMDGPU_FFBL_B32_]], [[ADD]]
  76     ; CHECK-NEXT: S_ENDPGM 0, implicit [[UMIN]](s32)
  77     %0:_(s64) = COPY $vgpr0_vgpr1
  78     %1:_(s32) = G_CTTZ_ZERO_UNDEF %0
  79     S_ENDPGM 0, implicit %1
  80 ...