llvm/test/CodeGen/AMDGPU/are-loads-from-same-base-ptr.ll

   1 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   2
   3 ; TII::areLoadsFromSameBasePtr failed because the offset for atomics
   4 ; is different from a normal load due to the data operand.
   5
   6 ; GCN-LABEL: {{^}}are_loads_from_same_base_ptr_ds_atomic:
   7 ; GCN: global_load_dword
   8 ; GCN: ds_min_u32
   9 ; GCN: ds_max_u32
  10 define amdgpu_kernel void @are_loads_from_same_base_ptr_ds_atomic(ptr addrspace(1) %arg0, ptr addrspace(3) noalias %ptr0) #0 {
  11   %tmp1 = load volatile i32, ptr addrspace(1) %arg0
  12   %tmp2 = atomicrmw umin ptr addrspace(3) %ptr0, i32 %tmp1 seq_cst
  13   %tmp3 = atomicrmw umax ptr addrspace(3) %ptr0, i32 %tmp1 seq_cst
  14   ret void
  15 }
  16
  17 attributes #0 = { nounwind }