llvm/test/CodeGen/AMDGPU/call-defs-mode-register.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -simplify-mir -stop-after=finalize-isel < %s | FileCheck %s
   3
   4 ; Check that call / asm get an implicit-def $mode added to them in
   5 ; strictfp functions.
   6
   7 declare protected void @maybe_defs_mode() #0
   8
   9 define float @call_changes_mode(float %x, float %y) #0 {
  10   ; CHECK-LABEL: name: call_changes_mode
  11   ; CHECK: bb.0 (%ir-block.0):
  12   ; CHECK-NEXT:   liveins: $vgpr0, $vgpr1
  13   ; CHECK-NEXT: {{  $}}
  14   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  15   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  16   ; CHECK-NEXT:   ADJCALLSTACKUP 0, 0, implicit-def dead $scc, implicit-def $sgpr32, implicit $sgpr32
  17   ; CHECK-NEXT:   [[SI_PC_ADD_REL_OFFSET:%[0-9]+]]:sreg_64 = SI_PC_ADD_REL_OFFSET target-flags(amdgpu-rel32-lo) @maybe_defs_mode, target-flags(amdgpu-rel32-hi) @maybe_defs_mode, implicit-def dead $scc
  18   ; CHECK-NEXT:   [[COPY2:%[0-9]+]]:sgpr_128 = COPY $sgpr0_sgpr1_sgpr2_sgpr3
  19   ; CHECK-NEXT:   $sgpr0_sgpr1_sgpr2_sgpr3 = COPY [[COPY2]]
  20   ; CHECK-NEXT:   $sgpr30_sgpr31 = SI_CALL killed [[SI_PC_ADD_REL_OFFSET]], @maybe_defs_mode, csr_amdgpu, implicit $sgpr0_sgpr1_sgpr2_sgpr3, implicit-def $mode
  21   ; CHECK-NEXT:   ADJCALLSTACKDOWN 0, 0, implicit-def dead $scc, implicit-def $sgpr32, implicit $sgpr32
  22   ; CHECK-NEXT:   [[V_ADD_F32_e64_:%[0-9]+]]:vgpr_32 = nofpexcept V_ADD_F32_e64 0, [[COPY1]], 0, [[COPY]], 0, 0, implicit $mode, implicit $exec
  23   ; CHECK-NEXT:   $vgpr0 = COPY [[V_ADD_F32_e64_]]
  24   ; CHECK-NEXT:   SI_RETURN implicit $vgpr0
  25   call void @maybe_defs_mode()
  26   %val = call float @llvm.experimental.constrained.fadd.f32(float %x, float %y, metadata !"round.dynamic", metadata !"fpexcept.ignore")
  27   ret float %val
  28 }
  29
  30 define void @tail_call_changes_mode() #0 {
  31   ; CHECK-LABEL: name: tail_call_changes_mode
  32   ; CHECK: bb.0 (%ir-block.0):
  33   ; CHECK-NEXT:   [[SI_PC_ADD_REL_OFFSET:%[0-9]+]]:ccr_sgpr_64 = SI_PC_ADD_REL_OFFSET target-flags(amdgpu-rel32-lo) @maybe_defs_mode, target-flags(amdgpu-rel32-hi) @maybe_defs_mode, implicit-def dead $scc
  34   ; CHECK-NEXT:   SI_TCRETURN killed [[SI_PC_ADD_REL_OFFSET]], @maybe_defs_mode, 0, csr_amdgpu, implicit-def $mode
  35   tail call void @maybe_defs_mode()
  36   ret void
  37 }
  38
  39 define float @asm_changes_mode(float %x, float %y) #0 {
  40   ; CHECK-LABEL: name: asm_changes_mode
  41   ; CHECK: bb.0 (%ir-block.0):
  42   ; CHECK-NEXT:   liveins: $vgpr0, $vgpr1
  43   ; CHECK-NEXT: {{  $}}
  44   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:vgpr_32 = COPY $vgpr1
  45   ; CHECK-NEXT:   [[COPY1:%[0-9]+]]:vgpr_32 = COPY $vgpr0
  46   ; CHECK-NEXT:   INLINEASM &"; maybe defs mode", 1 /* sideeffect attdialect */, implicit-def $mode
  47   ; CHECK-NEXT:   [[V_ADD_F32_e64_:%[0-9]+]]:vgpr_32 = nofpexcept V_ADD_F32_e64 0, [[COPY1]], 0, [[COPY]], 0, 0, implicit $mode, implicit $exec
  48   ; CHECK-NEXT:   $vgpr0 = COPY [[V_ADD_F32_e64_]]
  49   ; CHECK-NEXT:   SI_RETURN implicit $vgpr0
  50   call void asm sideeffect "; maybe defs mode", ""()
  51   %val = call float @llvm.experimental.constrained.fadd.f32(float %x, float %y, metadata !"round.dynamic", metadata !"fpexcept.ignore")
  52   ret float %val
  53 }
  54
  55 declare float @llvm.experimental.constrained.fadd.f32(float, float, metadata, metadata)
  56
  57 attributes #0 = { strictfp "amdgpu-no-completion-action" "amdgpu-no-default-queue" "amdgpu-no-dispatch-id" "amdgpu-no-dispatch-ptr" "amdgpu-no-heap-ptr" "amdgpu-no-hostcall-ptr" "amdgpu-no-implicitarg-ptr" "amdgpu-no-lds-kernel-id" "amdgpu-no-multigrid-sync-arg" "amdgpu-no-queue-ptr" "amdgpu-no-workgroup-id-x" "amdgpu-no-workgroup-id-y" "amdgpu-no-workgroup-id-z" "amdgpu-no-workitem-id-x" "amdgpu-no-workitem-id-y" "amdgpu-no-workitem-id-z"  }