llvm/test/CodeGen/AMDGPU/call-graph-register-usage.ll

   1 ; RUN: sed 's/CODE_OBJECT_VERSION/400/g' %s | llc -mtriple=amdgcn-amd-amdhsa -enable-ipra=0 -verify-machineinstrs | FileCheck -check-prefixes=GCN,CI %s
   2 ; RUN: sed 's/CODE_OBJECT_VERSION/500/g' %s | llc -mtriple=amdgcn-amd-amdhsa -enable-ipra=0 -verify-machineinstrs | FileCheck -check-prefixes=GCN-V5 %s
   3 ; RUN: sed 's/CODE_OBJECT_VERSION/600/g' %s | llc -mtriple=amdgcn-amd-amdhsa -enable-ipra=0 -verify-machineinstrs | FileCheck -check-prefixes=GCN-V5 %s
   4 ; RUN: sed 's/CODE_OBJECT_VERSION/400/g' %s | llc -mtriple=amdgcn-amd-amdhsa -mcpu=fiji -enable-ipra=0 -verify-machineinstrs | FileCheck -check-prefixes=GCN,VI,VI-NOBUG %s
   5 ; RUN: sed 's/CODE_OBJECT_VERSION/400/g' %s | llc -mtriple=amdgcn-amd-amdhsa -mcpu=iceland -enable-ipra=0 -verify-machineinstrs | FileCheck -check-prefixes=GCN,VI,VI-BUG %s
   6
   7 ; Make sure to run a GPU with the SGPR allocation bug.
   8
   9 ; GCN-LABEL: {{^}}use_vcc:
  10 ; GCN: ; NumSgprs: 34
  11 ; GCN: ; NumVgprs: 0
  12 define void @use_vcc() #1 {
  13   call void asm sideeffect "", "~{vcc}" () #0
  14   ret void
  15 }
  16
  17 ; GCN-LABEL: {{^}}indirect_use_vcc:
  18 ; GCN: s_mov_b32 s4, s33
  19 ; GCN: v_writelane_b32 v40, s4, 2
  20 ; GCN: v_writelane_b32 v40, s30, 0
  21 ; GCN: v_writelane_b32 v40, s31, 1
  22 ; GCN: s_swappc_b64
  23 ; GCN: v_readlane_b32 s31, v40, 1
  24 ; GCN: v_readlane_b32 s30, v40, 0
  25 ; GCN: v_readlane_b32 s4, v40, 2
  26 ; GCN: s_mov_b32 s33, s4
  27 ; GCN: s_setpc_b64 s[30:31]
  28 ; GCN: ; NumSgprs: 36
  29 ; GCN: ; NumVgprs: 41
  30 define void @indirect_use_vcc() #1 {
  31   call void @use_vcc()
  32   ret void
  33 }
  34
  35 ; GCN-LABEL: {{^}}indirect_2level_use_vcc_kernel:
  36 ; CI: ; NumSgprs: 38
  37 ; VI-NOBUG: ; NumSgprs: 40
  38 ; VI-BUG: ; NumSgprs: 96
  39 ; GCN: ; NumVgprs: 41
  40 define amdgpu_kernel void @indirect_2level_use_vcc_kernel(ptr addrspace(1) %out) #0 {
  41   call void @indirect_use_vcc()
  42   ret void
  43 }
  44
  45 ; GCN-LABEL: {{^}}use_flat_scratch:
  46 ; CI: ; NumSgprs: 36
  47 ; VI: ; NumSgprs: 38
  48 ; GCN: ; NumVgprs: 0
  49 define void @use_flat_scratch() #1 {
  50   call void asm sideeffect "", "~{flat_scratch}" () #0
  51   ret void
  52 }
  53
  54 ; GCN-LABEL: {{^}}indirect_use_flat_scratch:
  55 ; CI: ; NumSgprs: 38
  56 ; VI: ; NumSgprs: 40
  57 ; GCN: ; NumVgprs: 41
  58 define void @indirect_use_flat_scratch() #1 {
  59   call void @use_flat_scratch()
  60   ret void
  61 }
  62
  63 ; GCN-LABEL: {{^}}indirect_2level_use_flat_scratch_kernel:
  64 ; CI: ; NumSgprs: 38
  65 ; VI-NOBUG: ; NumSgprs: 40
  66 ; VI-BUG: ; NumSgprs: 96
  67 ; GCN: ; NumVgprs: 41
  68 define amdgpu_kernel void @indirect_2level_use_flat_scratch_kernel(ptr addrspace(1) %out) #0 {
  69   call void @indirect_use_flat_scratch()
  70   ret void
  71 }
  72
  73 ; GCN-LABEL: {{^}}use_10_vgpr:
  74 ; GCN: ; NumVgprs: 10
  75 define void @use_10_vgpr() #1 {
  76   call void asm sideeffect "", "~{v0},~{v1},~{v2},~{v3},~{v4}"() #0
  77   call void asm sideeffect "", "~{v5},~{v6},~{v7},~{v8},~{v9}"() #0
  78   ret void
  79 }
  80
  81 ; GCN-LABEL: {{^}}indirect_use_10_vgpr:
  82 ; GCN: ; NumVgprs: 41
  83 define void @indirect_use_10_vgpr() #0 {
  84   call void @use_10_vgpr()
  85   ret void
  86 }
  87
  88 ; GCN-LABEL: {{^}}indirect_2_level_use_10_vgpr:
  89 ; GCN: ; NumVgprs: 41
  90 define amdgpu_kernel void @indirect_2_level_use_10_vgpr() #0 {
  91   call void @indirect_use_10_vgpr()
  92   ret void
  93 }
  94
  95 ; GCN-LABEL: {{^}}use_50_vgpr:
  96 ; GCN: ; NumVgprs: 50
  97 define void @use_50_vgpr() #1 {
  98   call void asm sideeffect "", "~{v49}"() #0
  99   ret void
 100 }
 101
 102 ; GCN-LABEL: {{^}}indirect_use_50_vgpr:
 103 ; GCN: ; NumVgprs: 50
 104 define void @indirect_use_50_vgpr() #0 {
 105   call void @use_50_vgpr()
 106   ret void
 107 }
 108
 109 ; GCN-LABEL: {{^}}use_80_sgpr:
 110 ; GCN: ; NumSgprs: 80
 111 define void @use_80_sgpr() #1 {
 112   call void asm sideeffect "", "~{s79}"() #0
 113   ret void
 114 }
 115
 116 ; GCN-LABEL: {{^}}indirect_use_80_sgpr:
 117 ; GCN: ; NumSgprs: 82
 118 define void @indirect_use_80_sgpr() #1 {
 119   call void @use_80_sgpr()
 120   ret void
 121 }
 122
 123 ; GCN-LABEL: {{^}}indirect_2_level_use_80_sgpr:
 124 ; CI: ; NumSgprs: 84
 125 ; VI-NOBUG: ; NumSgprs: 86
 126 ; VI-BUG: ; NumSgprs: 96
 127 define amdgpu_kernel void @indirect_2_level_use_80_sgpr() #0 {
 128   call void @indirect_use_80_sgpr()
 129   ret void
 130 }
 131
 132
 133 ; GCN-LABEL: {{^}}use_stack0:
 134 ; GCN: ScratchSize: 2052
 135 define void @use_stack0() #1 {
 136   %alloca = alloca [512 x i32], align 4, addrspace(5)
 137   call void asm sideeffect "; use $0", "v"(ptr addrspace(5) %alloca) #0
 138   ret void
 139 }
 140
 141 ; GCN-LABEL: {{^}}use_stack1:
 142 ; GCN: ScratchSize: 404
 143 define void @use_stack1() #1 {
 144   %alloca = alloca [100 x i32], align 4, addrspace(5)
 145   call void asm sideeffect "; use $0", "v"(ptr addrspace(5) %alloca) #0
 146   ret void
 147 }
 148
 149 ; GCN-LABEL: {{^}}indirect_use_stack:
 150 ; GCN: ScratchSize: 2132
 151 define void @indirect_use_stack() #1 {
 152   %alloca = alloca [16 x i32], align 4, addrspace(5)
 153   call void asm sideeffect "; use $0", "v"(ptr addrspace(5) %alloca) #0
 154   call void @use_stack0()
 155   ret void
 156 }
 157
 158 ; GCN-LABEL: {{^}}indirect_2_level_use_stack:
 159 ; GCN: ScratchSize: 2132
 160 define amdgpu_kernel void @indirect_2_level_use_stack() #0 {
 161   call void @indirect_use_stack()
 162   ret void
 163 }
 164
 165
 166 ; Should be maximum of callee usage
 167 ; GCN-LABEL: {{^}}multi_call_use_use_stack:
 168 ; GCN: ScratchSize: 2052
 169 define amdgpu_kernel void @multi_call_use_use_stack() #0 {
 170   call void @use_stack0()
 171   call void @use_stack1()
 172   ret void
 173 }
 174
 175
 176 declare void @external() #0
 177
 178 ; GCN-LABEL: {{^}}usage_external:
 179 ; NumSgprs: 48
 180 ; NumVgprs: 24
 181 ; GCN: ScratchSize: 16384
 182 ;
 183 ; GCN-V5-LABEL: {{^}}usage_external:
 184 ; GCN-V5: ScratchSize: 0
 185 define amdgpu_kernel void @usage_external() #0 {
 186   call void @external()
 187   ret void
 188 }
 189
 190 declare void @external_recurse() #2
 191
 192 ; GCN-LABEL: {{^}}usage_external_recurse:
 193 ; NumSgprs: 48
 194 ; NumVgprs: 24
 195 ; GCN: ScratchSize: 16384
 196 ;
 197 ; GCN-V5-LABEL: {{^}}usage_external_recurse:
 198 ; GCN-V5: ScratchSize: 0
 199 define amdgpu_kernel void @usage_external_recurse() #0 {
 200   call void @external_recurse()
 201   ret void
 202 }
 203
 204 ; GCN-LABEL: {{^}}direct_recursion_use_stack:
 205 ; GCN: ScratchSize: 18448{{$}}
 206 ;
 207 ; GCN-V5-LABEL: {{^}}direct_recursion_use_stack:
 208 ; GCN-V5: ScratchSize: 2064{{$}}
 209 define void @direct_recursion_use_stack(i32 %val) #2 {
 210   %alloca = alloca [512 x i32], align 4, addrspace(5)
 211   call void asm sideeffect "; use $0", "v"(ptr addrspace(5) %alloca) #0
 212   %cmp = icmp eq i32 %val, 0
 213   br i1 %cmp, label %ret, label %call
 214
 215 call:
 216   %val.sub1 = sub i32 %val, 1
 217   call void @direct_recursion_use_stack(i32 %val.sub1)
 218   br label %ret
 219
 220 ret:
 221   ret void
 222 }
 223
 224 ; GCN-LABEL: {{^}}usage_direct_recursion:
 225 ; GCN: .amdhsa_private_segment_fixed_size 18448
 226 ;
 227 ; GCN-V5-LABEL: {{^}}usage_direct_recursion:
 228 ; GCN-V5: .amdhsa_private_segment_fixed_size 2064{{$}}
 229 define amdgpu_kernel void @usage_direct_recursion(i32 %n) #0 {
 230   call void @direct_recursion_use_stack(i32 %n)
 231   ret void
 232 }
 233
 234 ; Make sure there's no assert when a sgpr96 is used.
 235 ; GCN-LABEL: {{^}}count_use_sgpr96_external_call
 236 ; GCN: ; sgpr96 s[{{[0-9]+}}:{{[0-9]+}}]
 237 ; CI: NumSgprs: 84
 238 ; VI-NOBUG: NumSgprs: 86
 239 ; VI-BUG: NumSgprs: 96
 240 ; GCN: NumVgprs: 50
 241 define amdgpu_kernel void @count_use_sgpr96_external_call()  {
 242 entry:
 243   tail call void asm sideeffect "; sgpr96 $0", "s"(<3 x i32> <i32 10, i32 11, i32 12>) #1
 244   call void @external()
 245   ret void
 246 }
 247
 248 ; Make sure there's no assert when a sgpr160 is used.
 249 ; GCN-LABEL: {{^}}count_use_sgpr160_external_call
 250 ; GCN: ; sgpr160 s[{{[0-9]+}}:{{[0-9]+}}]
 251 ; CI: NumSgprs: 84
 252 ; VI-NOBUG: NumSgprs: 86
 253 ; VI-BUG: NumSgprs: 96
 254 ; GCN: NumVgprs: 50
 255 define amdgpu_kernel void @count_use_sgpr160_external_call()  {
 256 entry:
 257   tail call void asm sideeffect "; sgpr160 $0", "s"(<5 x i32> <i32 10, i32 11, i32 12, i32 13, i32 14>) #1
 258   call void @external()
 259   ret void
 260 }
 261
 262 ; Make sure there's no assert when a vgpr160 is used.
 263 ; GCN-LABEL: {{^}}count_use_vgpr160_external_call
 264 ; GCN: ; vgpr160 v[{{[0-9]+}}:{{[0-9]+}}]
 265 ; CI: NumSgprs: 84
 266 ; VI-NOBUG: NumSgprs: 86
 267 ; VI-BUG: NumSgprs: 96
 268 ; GCN: NumVgprs: 50
 269 define amdgpu_kernel void @count_use_vgpr160_external_call()  {
 270 entry:
 271   tail call void asm sideeffect "; vgpr160 $0", "v"(<5 x i32> <i32 10, i32 11, i32 12, i32 13, i32 14>) #1
 272   call void @external()
 273   ret void
 274 }
 275
 276 attributes #0 = { nounwind noinline norecurse "amdgpu-no-dispatch-id" "amdgpu-no-dispatch-ptr" "amdgpu-no-heap-ptr" "amdgpu-no-hostcall-ptr" "amdgpu-no-implicitarg-ptr" "amdgpu-no-lds-kernel-id" "amdgpu-no-multigrid-sync-arg" "amdgpu-no-queue-ptr" "amdgpu-no-workgroup-id-x" "amdgpu-no-workgroup-id-y" "amdgpu-no-workgroup-id-z" "amdgpu-no-workitem-id-x" "amdgpu-no-workitem-id-y" "amdgpu-no-workitem-id-z" }
 277 attributes #1 = { nounwind noinline norecurse "amdgpu-no-dispatch-id" "amdgpu-no-dispatch-ptr" "amdgpu-no-heap-ptr" "amdgpu-no-hostcall-ptr" "amdgpu-no-implicitarg-ptr" "amdgpu-no-lds-kernel-id" "amdgpu-no-multigrid-sync-arg" "amdgpu-no-queue-ptr" "amdgpu-no-workgroup-id-x" "amdgpu-no-workgroup-id-y" "amdgpu-no-workgroup-id-z" "amdgpu-no-workitem-id-x" "amdgpu-no-workitem-id-y" "amdgpu-no-workitem-id-z" }
 278 attributes #2 = { nounwind noinline }
 279
 280 !llvm.module.flags = !{!0}
 281 !0 = !{i32 1, !"amdhsa_code_object_version", i32 CODE_OBJECT_VERSION}