llvm/test/CodeGen/AMDGPU/coalesce-liveout-undef-copy.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 -verify-coalescing -run-pass=register-coalescer -o - %s | FileCheck %s
   3
   4 # %2 has an undef read in %bb.3, and this IR wouldn't be valid if it
   5 # was a real read. After merging %2 into %0, we need to replace the
   6 # copy of undef with an implicit_def since the copy introduced a new
   7 # value.
   8
   9 ---
  10 name: coalesce_into_undef_copy
  11 tracksRegLiveness: true
  12 machineFunctionInfo:
  13   scratchRSrcReg:  '$sgpr0_sgpr1_sgpr2_sgpr3'
  14   stackPtrOffsetReg: '$sgpr32'
  15 body:             |
  16   ; CHECK-LABEL: name: coalesce_into_undef_copy
  17   ; CHECK: bb.0:
  18   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  19   ; CHECK-NEXT: {{  $}}
  20   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:vreg_128_align2 = COPY undef %1:sgpr_128, implicit $exec
  21   ; CHECK-NEXT:   S_BRANCH %bb.1
  22   ; CHECK-NEXT: {{  $}}
  23   ; CHECK-NEXT: bb.1:
  24   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  25   ; CHECK-NEXT: {{  $}}
  26   ; CHECK-NEXT:   dead [[DEF:%[0-9]+]]:vreg_128_align2 = IMPLICIT_DEF
  27   ; CHECK-NEXT:   [[COPY:%[0-9]+]].sub0:vreg_128_align2 = IMPLICIT_DEF
  28   ; CHECK-NEXT: {{  $}}
  29   ; CHECK-NEXT: bb.2:
  30   ; CHECK-NEXT:   successors: %bb.2(0x80000000)
  31   ; CHECK-NEXT: {{  $}}
  32   ; CHECK-NEXT:   dead [[V_INDIRECT_REG_READ_GPR_IDX_B32_V4_:%[0-9]+]]:vgpr_32 = V_INDIRECT_REG_READ_GPR_IDX_B32_V4 [[COPY]], undef %5:sgpr_32, 11, implicit-def $m0, implicit $m0, implicit $exec
  33   ; CHECK-NEXT:   S_BRANCH %bb.2
  34   ; CHECK-NEXT: {{  $}}
  35   ; CHECK-NEXT: bb.3:
  36   ; CHECK-NEXT:   successors: %bb.1(0x40000000), %bb.4(0x40000000)
  37   ; CHECK-NEXT: {{  $}}
  38   ; CHECK-NEXT:   [[COPY:%[0-9]+]]:vreg_128_align2 = IMPLICIT_DEF
  39   ; CHECK-NEXT:   S_CBRANCH_EXECNZ %bb.1, implicit $exec
  40   ; CHECK-NEXT: {{  $}}
  41   ; CHECK-NEXT: bb.4:
  42   bb.0:
  43     %0:vreg_128_align2 = COPY undef %1:sgpr_128, implicit $exec
  44     S_BRANCH %bb.1
  45
  46   bb.1:
  47     %2:vreg_128_align2 = IMPLICIT_DEF
  48     %3:vreg_128_align2 = COPY killed %0
  49     %3.sub0:vreg_128_align2 = IMPLICIT_DEF
  50
  51   bb.2:
  52     dead %5:vgpr_32 = V_INDIRECT_REG_READ_GPR_IDX_B32_V4 %3, undef %6:sgpr_32, 11, implicit-def $m0, implicit $m0, implicit $exec
  53     S_BRANCH %bb.2
  54
  55   bb.3:
  56     %0:vreg_128_align2 = COPY undef %2
  57     S_CBRANCH_EXECNZ %bb.1, implicit $exec
  58
  59   bb.4:
  60
  61 ...