llvm/test/CodeGen/AMDGPU/copysign-simplify-demanded-bits.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -mtriple=amdgcn-amd-amdhsa -mcpu=gfx900 < %s | FileCheck -check-prefix=GFX9 %s
   3
   4 ; Test that we use SimplifyDemandedBits on copysign's sign
   5 ; operand. These are somewhat simplified extractions from fast pown
   6 ; expansions.
   7
   8 define half @test_pown_reduced_fast_f16_known_odd(half %x, i32 %y.arg) #0 {
   9 ; GFX9-LABEL: test_pown_reduced_fast_f16_known_odd:
  10 ; GFX9:       ; %bb.0:
  11 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  12 ; GFX9-NEXT:    v_or_b32_e32 v1, 1, v1
  13 ; GFX9-NEXT:    v_cvt_f32_i32_e32 v1, v1
  14 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
  15 ; GFX9-NEXT:    v_cvt_f16_f32_e32 v1, v1
  16 ; GFX9-NEXT:    v_mul_f16_e64 v1, |v0|, v1
  17 ; GFX9-NEXT:    v_bfi_b32 v0, s4, v1, v0
  18 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  19   %y = or i32 %y.arg, 1
  20   %fabs = call half @llvm.fabs.f16(half %x)
  21   %pownI2F = sitofp i32 %y to half
  22   %ylogx = fmul half %fabs, %pownI2F
  23   %cast_x = bitcast half %x to i16
  24   %pow_sign = and i16 %cast_x, -32768
  25   %cast_sign = bitcast i16 %pow_sign to half
  26   %pow_sign1 = call half @llvm.copysign.f16(half %ylogx, half %cast_sign)
  27   ret half %pow_sign1
  28 }
  29
  30 define <2 x half> @test_pown_reduced_fast_v2f16_known_odd(<2 x half> %x, <2 x i32> %y.arg) #0 {
  31 ; GFX9-LABEL: test_pown_reduced_fast_v2f16_known_odd:
  32 ; GFX9:       ; %bb.0:
  33 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  34 ; GFX9-NEXT:    v_or_b32_e32 v1, 1, v1
  35 ; GFX9-NEXT:    v_or_b32_e32 v2, 1, v2
  36 ; GFX9-NEXT:    v_cvt_f32_i32_e32 v2, v2
  37 ; GFX9-NEXT:    v_cvt_f32_i32_e32 v1, v1
  38 ; GFX9-NEXT:    v_and_b32_e32 v3, 0x7fff7fff, v0
  39 ; GFX9-NEXT:    s_movk_i32 s4, 0x7fff
  40 ; GFX9-NEXT:    v_cvt_f16_f32_e32 v2, v2
  41 ; GFX9-NEXT:    v_cvt_f16_f32_e32 v1, v1
  42 ; GFX9-NEXT:    v_pack_b32_f16 v1, v1, v2
  43 ; GFX9-NEXT:    v_pk_mul_f16 v1, v3, v1
  44 ; GFX9-NEXT:    v_bfi_b32 v2, s4, v1, v0
  45 ; GFX9-NEXT:    v_lshrrev_b32_e32 v1, 16, v1
  46 ; GFX9-NEXT:    v_lshrrev_b32_e32 v0, 16, v0
  47 ; GFX9-NEXT:    v_bfi_b32 v0, s4, v1, v0
  48 ; GFX9-NEXT:    s_mov_b32 s4, 0x5040100
  49 ; GFX9-NEXT:    v_perm_b32 v0, v0, v2, s4
  50 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  51   %y = or <2 x i32> %y.arg, <i32 1, i32 1>
  52   %fabs = call <2 x half> @llvm.fabs.v2f16(<2 x half> %x)
  53   %pownI2F = sitofp <2 x i32> %y to <2 x half>
  54   %ylogx = fmul <2 x half> %fabs, %pownI2F
  55   %cast_x = bitcast <2 x half> %x to <2 x i16>
  56   %pow_sign = and <2 x i16> %cast_x, <i16 -32768, i16 -32768>
  57   %cast_sign = bitcast <2 x i16> %pow_sign to <2 x half>
  58   %pow_sign1 = call <2 x half> @llvm.copysign.v2f16(<2 x half> %ylogx, <2 x half> %cast_sign)
  59   ret <2 x half> %pow_sign1
  60 }
  61
  62 define float @test_pown_reduced_fast_f32_known_odd(float %x, i32 %y.arg) #0 {
  63 ; GFX9-LABEL: test_pown_reduced_fast_f32_known_odd:
  64 ; GFX9:       ; %bb.0:
  65 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  66 ; GFX9-NEXT:    v_or_b32_e32 v1, 1, v1
  67 ; GFX9-NEXT:    v_cvt_f32_i32_e32 v1, v1
  68 ; GFX9-NEXT:    s_brev_b32 s4, -2
  69 ; GFX9-NEXT:    v_mul_f32_e64 v1, |v0|, v1
  70 ; GFX9-NEXT:    v_bfi_b32 v0, s4, v1, v0
  71 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  72   %y = or i32 %y.arg, 1
  73   %fabs = call float @llvm.fabs.f32(float %x)
  74   %pownI2F = sitofp i32 %y to float
  75   %ylogx = fmul float %fabs, %pownI2F
  76   %cast_x = bitcast float %x to i32
  77   %pow_sign = and i32 %cast_x, -2147483648
  78   %cast_sign = bitcast i32 %pow_sign to float
  79   %pow_sign1 = call float @llvm.copysign.f32(float %ylogx, float %cast_sign)
  80   ret float %pow_sign1
  81 }
  82
  83 define <2 x float> @test_pown_reduced_fast_v2f32_known_odd(<2 x float> %x, <2 x i32> %y.arg) #0 {
  84 ; GFX9-LABEL: test_pown_reduced_fast_v2f32_known_odd:
  85 ; GFX9:       ; %bb.0:
  86 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  87 ; GFX9-NEXT:    v_or_b32_e32 v3, 1, v3
  88 ; GFX9-NEXT:    v_or_b32_e32 v2, 1, v2
  89 ; GFX9-NEXT:    v_cvt_f32_i32_e32 v3, v3
  90 ; GFX9-NEXT:    v_cvt_f32_i32_e32 v2, v2
  91 ; GFX9-NEXT:    s_brev_b32 s4, -2
  92 ; GFX9-NEXT:    v_mul_f32_e64 v3, |v1|, v3
  93 ; GFX9-NEXT:    v_mul_f32_e64 v2, |v0|, v2
  94 ; GFX9-NEXT:    v_bfi_b32 v0, s4, v2, v0
  95 ; GFX9-NEXT:    v_bfi_b32 v1, s4, v3, v1
  96 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
  97   %y = or <2 x i32> %y.arg, <i32 1, i32 1>
  98   %fabs = call <2 x float> @llvm.fabs.v2f32(<2 x float> %x)
  99   %pownI2F = sitofp <2 x i32> %y to <2 x float>
 100   %ylogx = fmul <2 x float> %fabs, %pownI2F
 101   %cast_x = bitcast <2 x float> %x to <2 x i32>
 102   %pow_sign = and <2 x i32> %cast_x, <i32 -2147483648, i32 -2147483648>
 103   %cast_sign = bitcast <2 x i32> %pow_sign to <2 x float>
 104   %pow_sign1 = call <2 x float> @llvm.copysign.v2f32(<2 x float> %ylogx, <2 x float> %cast_sign)
 105   ret <2 x float> %pow_sign1
 106 }
 107
 108 define double @test_pown_reduced_fast_f64_known_odd(double %x, i32 %y.arg) #0 {
 109 ; GFX9-LABEL: test_pown_reduced_fast_f64_known_odd:
 110 ; GFX9:       ; %bb.0:
 111 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 112 ; GFX9-NEXT:    v_or_b32_e32 v2, 1, v2
 113 ; GFX9-NEXT:    v_cvt_f64_i32_e32 v[2:3], v2
 114 ; GFX9-NEXT:    s_brev_b32 s4, -2
 115 ; GFX9-NEXT:    v_mul_f64 v[2:3], |v[0:1]|, v[2:3]
 116 ; GFX9-NEXT:    v_bfi_b32 v1, s4, v3, v1
 117 ; GFX9-NEXT:    v_mov_b32_e32 v0, v2
 118 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 119   %y = or i32 %y.arg, 1
 120   %fabs = call double @llvm.fabs.f64(double %x)
 121   %pownI2F = sitofp i32 %y to double
 122   %ylogx = fmul double %fabs, %pownI2F
 123   %cast_x = bitcast double %x to i64
 124   %pow_sign = and i64 %cast_x, -9223372036854775808
 125   %cast_sign = bitcast i64 %pow_sign to double
 126   %pow_sign1 = call double @llvm.copysign.f64(double %ylogx, double %cast_sign)
 127   ret double %pow_sign1
 128 }
 129
 130 define <2 x double> @test_pown_reduced_fast_v2f64_known_odd(<2 x double> %x, <2 x i32> %y.arg) #0 {
 131 ; GFX9-LABEL: test_pown_reduced_fast_v2f64_known_odd:
 132 ; GFX9:       ; %bb.0:
 133 ; GFX9-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 134 ; GFX9-NEXT:    v_or_b32_e32 v6, 1, v5
 135 ; GFX9-NEXT:    v_or_b32_e32 v4, 1, v4
 136 ; GFX9-NEXT:    v_cvt_f64_i32_e32 v[4:5], v4
 137 ; GFX9-NEXT:    v_cvt_f64_i32_e32 v[6:7], v6
 138 ; GFX9-NEXT:    s_brev_b32 s4, -2
 139 ; GFX9-NEXT:    v_mul_f64 v[4:5], |v[0:1]|, v[4:5]
 140 ; GFX9-NEXT:    v_mul_f64 v[6:7], |v[2:3]|, v[6:7]
 141 ; GFX9-NEXT:    v_bfi_b32 v1, s4, v5, v1
 142 ; GFX9-NEXT:    v_bfi_b32 v3, s4, v7, v3
 143 ; GFX9-NEXT:    v_mov_b32_e32 v0, v4
 144 ; GFX9-NEXT:    v_mov_b32_e32 v2, v6
 145 ; GFX9-NEXT:    s_setpc_b64 s[30:31]
 146   %y = or <2 x i32> %y.arg, <i32 1, i32 1>
 147   %fabs = call <2 x double> @llvm.fabs.v2f64(<2 x double> %x)
 148   %pownI2F = sitofp <2 x i32> %y to <2 x double>
 149   %ylogx = fmul <2 x double> %fabs, %pownI2F
 150   %cast_x = bitcast <2 x double> %x to <2 x i64>
 151   %pow_sign = and <2 x i64> %cast_x, <i64 -9223372036854775808, i64 -9223372036854775808>
 152   %cast_sign = bitcast <2 x i64> %pow_sign to <2 x double>
 153   %pow_sign1 = call <2 x double> @llvm.copysign.f64(<2 x double> %ylogx, <2 x double> %cast_sign)
 154   ret <2 x double> %pow_sign1
 155 }
 156
 157 attributes #0 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }