llvm/test/CodeGen/AMDGPU/fix-sgpr-copies-nondeterminism.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 3
   2 ; RUN: llc -mtriple=amdgcn -mcpu=gfx1100 < %s | FileCheck %s
   3
   4 define amdgpu_gs void @f(i32 inreg %arg, i32 %arg1, i32 %arg2) {
   5 ; CHECK-LABEL: f:
   6 ; CHECK:       ; %bb.0: ; %bb
   7 ; CHECK-NEXT:    s_cmp_eq_u32 s0, 0
   8 ; CHECK-NEXT:    s_mov_b32 s0, 0
   9 ; CHECK-NEXT:    s_cbranch_scc1 .LBB0_2
  10 ; CHECK-NEXT:  ; %bb.1: ; %bb3
  11 ; CHECK-NEXT:    v_mov_b32_e32 v5, v0
  12 ; CHECK-NEXT:    s_branch .LBB0_3
  13 ; CHECK-NEXT:  .LBB0_2:
  14 ; CHECK-NEXT:    v_mov_b32_e32 v5, 1
  15 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
  16 ; CHECK-NEXT:  .LBB0_3: ; %bb4
  17 ; CHECK-NEXT:    v_mov_b32_e32 v6, 0
  18 ; CHECK-NEXT:    s_mov_b32 s1, s0
  19 ; CHECK-NEXT:    s_mov_b32 s2, s0
  20 ; CHECK-NEXT:    s_mov_b32 s3, s0
  21 ; CHECK-NEXT:    s_delay_alu instid0(VALU_DEP_1)
  22 ; CHECK-NEXT:    v_mov_b32_e32 v7, v6
  23 ; CHECK-NEXT:    v_mov_b32_e32 v8, v6
  24 ; CHECK-NEXT:    v_mov_b32_e32 v2, v6
  25 ; CHECK-NEXT:    v_mov_b32_e32 v3, v6
  26 ; CHECK-NEXT:    v_mov_b32_e32 v4, v6
  27 ; CHECK-NEXT:    s_clause 0x1
  28 ; CHECK-NEXT:    buffer_store_b128 v[5:8], v6, s[0:3], 0 idxen
  29 ; CHECK-NEXT:    buffer_store_b128 v[1:4], v6, s[0:3], 0 idxen
  30 ; CHECK-NEXT:    s_nop 0
  31 ; CHECK-NEXT:    s_sendmsg sendmsg(MSG_DEALLOC_VGPRS)
  32 ; CHECK-NEXT:    s_endpgm
  33 bb:
  34   %i = icmp eq i32 %arg, 0
  35   br i1 %i, label %bb4, label %bb3
  36
  37 bb3:
  38   br label %bb4
  39
  40 bb4:
  41   %i5 = phi i32 [ %arg1, %bb3 ], [ 1, %bb ]
  42   %i6 = phi i32 [ %arg2, %bb3 ], [ 0, %bb ]
  43   %i7 = insertelement <4 x i32> zeroinitializer, i32 %i5, i64 0
  44   %i8 = bitcast <4 x i32> %i7 to <4 x float>
  45   call void @llvm.amdgcn.struct.buffer.store.v4f32(<4 x float> %i8, <4 x i32> zeroinitializer, i32 0, i32 0, i32 0, i32 0)
  46   %i9 = insertelement <4 x i32> zeroinitializer, i32 %i6, i64 0
  47   %i10 = bitcast <4 x i32> %i9 to <4 x float>
  48   call void @llvm.amdgcn.struct.buffer.store.v4f32(<4 x float> %i10, <4 x i32> zeroinitializer, i32 0, i32 0, i32 0, i32 0)
  49   ret void
  50 }
  51
  52 declare void @llvm.amdgcn.struct.buffer.store.v4f32(<4 x float>, <4 x i32>, i32, i32, i32, i32 immarg)