llvm/test/CodeGen/AMDGPU/fix-wwm-vgpr-copy.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -mtriple=amdgcn -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   3
   4 ; NOTE: llvm.amdgcn.wwm is deprecated, use llvm.amdgcn.strict.wwm instead.
   5
   6 define amdgpu_hs void @wwm(i32 inreg %arg, ptr addrspace(8) inreg %buffer) {
   7 ; GCN-LABEL: wwm:
   8 ; GCN:       ; %bb.0: ; %entry
   9 ; GCN-NEXT:    s_mov_b32 s7, s4
  10 ; GCN-NEXT:    s_mov_b32 s6, s3
  11 ; GCN-NEXT:    s_mov_b32 s5, s2
  12 ; GCN-NEXT:    s_mov_b32 s4, s1
  13 ; GCN-NEXT:    s_mov_b32 s1, 1
  14 ; GCN-NEXT:    v_mov_b32_e32 v0, 4
  15 ; GCN-NEXT:    s_not_b64 exec, exec
  16 ; GCN-NEXT:    v_mov_b32_e32 v0, 1
  17 ; GCN-NEXT:    s_not_b64 exec, exec
  18 ; GCN-NEXT:    s_or_saveexec_b64 s[2:3], -1
  19 ; GCN-NEXT:    v_lshlrev_b32_e32 v0, 2, v0
  20 ; GCN-NEXT:    s_mov_b64 exec, s[2:3]
  21 ; GCN-NEXT:    s_cmp_lg_u32 s0, 0
  22 ; GCN-NEXT:    v_mov_b32_e32 v1, v0
  23 ; GCN-NEXT:    s_cbranch_scc0 .LBB0_2
  24 ; GCN-NEXT:  ; %bb.1: ; %bb42
  25 ; GCN-NEXT:    s_mov_b32 s1, 0
  26 ; GCN-NEXT:  .LBB0_2: ; %bb602
  27 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, s1, v1
  28 ; GCN-NEXT:    s_cbranch_vccnz .LBB0_4
  29 ; GCN-NEXT:  ; %bb.3: ; %bb49
  30 ; GCN-NEXT:    v_mov_b32_e32 v1, 1.0
  31 ; GCN-NEXT:    tbuffer_store_format_x v1, off, s[4:7], 1 format:[BUF_DATA_FORMAT_32,BUF_NUM_FORMAT_FLOAT] offset:4 glc
  32 ; GCN-NEXT:  .LBB0_4: ; %bb54
  33 ; GCN-NEXT:    s_endpgm
  34 entry:
  35   br label %work
  36
  37 bb42:
  38   br label %bb602
  39
  40 bb602:
  41   %tmp603 = phi i32 [ 0, %bb42 ], [ 1, %work ]
  42   %tmp607 = icmp eq i32 %tmp603, %tmp1196
  43   br i1 %tmp607, label %bb49, label %bb54
  44
  45 bb49:
  46   call void @llvm.amdgcn.raw.ptr.tbuffer.store.f32(float 1.0, ptr addrspace(8) %buffer, i32 4, i32 1, i32 116, i32 1)
  47   ret void
  48
  49 bb54:
  50   ret void
  51
  52 work:
  53   %tmp1189 = tail call i32 @llvm.amdgcn.set.inactive.i32(i32 4, i32 1)
  54
  55   %tmp1191 = mul i32 %tmp1189, 4
  56
  57   %tmp1196 = tail call i32 @llvm.amdgcn.wwm.i32(i32 %tmp1191)
  58
  59   %tmp34 = icmp eq i32 %arg, 0
  60   br i1 %tmp34, label %bb602, label %bb42
  61 }
  62
  63 define amdgpu_hs void @strict_wwm(i32 inreg %arg, ptr addrspace(8) inreg %buffer) {
  64 ; GCN-LABEL: strict_wwm:
  65 ; GCN:       ; %bb.0: ; %entry
  66 ; GCN-NEXT:    s_mov_b32 s7, s4
  67 ; GCN-NEXT:    s_mov_b32 s6, s3
  68 ; GCN-NEXT:    s_mov_b32 s5, s2
  69 ; GCN-NEXT:    s_mov_b32 s4, s1
  70 ; GCN-NEXT:    s_mov_b32 s1, 1
  71 ; GCN-NEXT:    v_mov_b32_e32 v0, 4
  72 ; GCN-NEXT:    s_not_b64 exec, exec
  73 ; GCN-NEXT:    v_mov_b32_e32 v0, 1
  74 ; GCN-NEXT:    s_not_b64 exec, exec
  75 ; GCN-NEXT:    s_or_saveexec_b64 s[2:3], -1
  76 ; GCN-NEXT:    v_lshlrev_b32_e32 v0, 2, v0
  77 ; GCN-NEXT:    s_mov_b64 exec, s[2:3]
  78 ; GCN-NEXT:    s_cmp_lg_u32 s0, 0
  79 ; GCN-NEXT:    v_mov_b32_e32 v1, v0
  80 ; GCN-NEXT:    s_cbranch_scc0 .LBB1_2
  81 ; GCN-NEXT:  ; %bb.1: ; %bb42
  82 ; GCN-NEXT:    s_mov_b32 s1, 0
  83 ; GCN-NEXT:  .LBB1_2: ; %bb602
  84 ; GCN-NEXT:    v_cmp_ne_u32_e32 vcc, s1, v1
  85 ; GCN-NEXT:    s_cbranch_vccnz .LBB1_4
  86 ; GCN-NEXT:  ; %bb.3: ; %bb49
  87 ; GCN-NEXT:    v_mov_b32_e32 v1, 1.0
  88 ; GCN-NEXT:    tbuffer_store_format_x v1, off, s[4:7], 1 format:[BUF_DATA_FORMAT_32,BUF_NUM_FORMAT_FLOAT] offset:4 glc
  89 ; GCN-NEXT:  .LBB1_4: ; %bb54
  90 ; GCN-NEXT:    s_endpgm
  91 entry:
  92   br label %work
  93
  94 bb42:
  95   br label %bb602
  96
  97 bb602:
  98   %tmp603 = phi i32 [ 0, %bb42 ], [ 1, %work ]
  99   %tmp607 = icmp eq i32 %tmp603, %tmp1196
 100   br i1 %tmp607, label %bb49, label %bb54
 101
 102 bb49:
 103   call void @llvm.amdgcn.raw.ptr.tbuffer.store.f32(float 1.0, ptr addrspace(8) %buffer, i32 4, i32 1, i32 116, i32 1)
 104   ret void
 105
 106 bb54:
 107   ret void
 108
 109 work:
 110   %tmp1189 = tail call i32 @llvm.amdgcn.set.inactive.i32(i32 4, i32 1)
 111
 112   %tmp1191 = mul i32 %tmp1189, 4
 113
 114   %tmp1196 = tail call i32 @llvm.amdgcn.strict.wwm.i32(i32 %tmp1191)
 115
 116   %tmp34 = icmp eq i32 %arg, 0
 117   br i1 %tmp34, label %bb602, label %bb42
 118 }
 119
 120 declare i32 @llvm.amdgcn.set.inactive.i32(i32, i32) #0
 121 declare i32 @llvm.amdgcn.wwm.i32(i32) #1
 122 declare i32 @llvm.amdgcn.strict.wwm.i32(i32) #1
 123 declare void @llvm.amdgcn.raw.ptr.tbuffer.store.f32(float, ptr addrspace(8), i32, i32, i32 immarg, i32 immarg) #2
 124
 125 attributes #0 = { convergent nounwind readnone willreturn }
 126 attributes #1 = { convergent nounwind readnone speculatable willreturn }
 127 attributes #2 = { nounwind willreturn memory(argmem: write) }