llvm/test/CodeGen/AMDGPU/fract-match.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2
   3 ; Test with buggy fract, shouldn't match
   4 ; RUN: opt -S -mtriple=amdgcn-amd-amdpal -mcpu=tahiti -amdgpu-codegenprepare %s | FileCheck -check-prefixes=IR,GFX6-IR %s
   5
   6 ; Working fract, but no f16
   7 ; RUN: opt -S -mtriple=amdgcn-amd-amdpal -mcpu=kaveri -amdgpu-codegenprepare %s | FileCheck -check-prefixes=IR,IR-FRACT,GFX7-IR %s
   8
   9 ; Working fract and f16 support
  10 ; RUN: opt -S -mtriple=amdgcn-amd-amdpal -mcpu=gfx900 -amdgpu-codegenprepare %s | FileCheck -check-prefixes=IR,IR-FRACT,IR-LEGALF16 %s
  11 ; RUN: opt -S -mtriple=amdgcn-amd-amdpal -mcpu=gfx1100 -amdgpu-codegenprepare %s | FileCheck -check-prefixes=IR,IR-FRACT,IR-LEGALF16 %s
  12
  13 ; RUN: llc -mtriple=amdgcn-amd-amdpal -mcpu=tahiti < %s | FileCheck -check-prefixes=GCN,GFX6 %s
  14 ; RUN: llc -mtriple=amdgcn-amd-amdpal -mcpu=kaveri < %s | FileCheck -check-prefixes=GCN,GFX7 %s
  15 ; RUN: llc -mtriple=amdgcn-amd-amdpal -mcpu=gfx900 < %s | FileCheck -check-prefixes=GCN,GFX8 %s
  16 ; RUN: llc -mtriple=amdgcn-amd-amdpal -mcpu=gfx1100 < %s | FileCheck -check-prefixes=GCN,GFX11 %s
  17
  18 ; Test patterns to match v_fract_* instructions.
  19
  20 ; Expansion as it appears in the library with the extra output for
  21 ; floor. We can fold in the nan check into the instruction, but the
  22 ; inf check must remain.
  23 define float @safe_math_fract_f32(float %x, ptr addrspace(1) nocapture writeonly %ip) {
  24 ; GFX6-IR-LABEL: define float @safe_math_fract_f32
  25 ; GFX6-IR-SAME: (float [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0:[0-9]+]] {
  26 ; GFX6-IR-NEXT:  entry:
  27 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
  28 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
  29 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
  30 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0.000000e+00
  31 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[X]], float [[MIN]]
  32 ; GFX6-IR-NEXT:    [[FABS:%.*]] = tail call float @llvm.fabs.f32(float [[X]])
  33 ; GFX6-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq float [[FABS]], 0x7FF0000000000000
  34 ; GFX6-IR-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], float 0.000000e+00, float [[COND]]
  35 ; GFX6-IR-NEXT:    store float [[FLOOR]], ptr addrspace(1) [[IP]], align 4
  36 ; GFX6-IR-NEXT:    ret float [[COND6]]
  37 ;
  38 ; IR-FRACT-LABEL: define float @safe_math_fract_f32
  39 ; IR-FRACT-SAME: (float [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0:[0-9]+]] {
  40 ; IR-FRACT-NEXT:  entry:
  41 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
  42 ; IR-FRACT-NEXT:    [[COND:%.*]] = call float @llvm.amdgcn.fract.f32(float [[X]])
  43 ; IR-FRACT-NEXT:    [[FABS:%.*]] = tail call float @llvm.fabs.f32(float [[X]])
  44 ; IR-FRACT-NEXT:    [[CMPINF:%.*]] = fcmp oeq float [[FABS]], 0x7FF0000000000000
  45 ; IR-FRACT-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], float 0.000000e+00, float [[COND]]
  46 ; IR-FRACT-NEXT:    store float [[FLOOR]], ptr addrspace(1) [[IP]], align 4
  47 ; IR-FRACT-NEXT:    ret float [[COND6]]
  48 ;
  49 ; GFX6-LABEL: safe_math_fract_f32:
  50 ; GFX6:       ; %bb.0: ; %entry
  51 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  52 ; GFX6-NEXT:    v_floor_f32_e32 v3, v0
  53 ; GFX6-NEXT:    v_sub_f32_e32 v4, v0, v3
  54 ; GFX6-NEXT:    v_min_f32_e32 v4, 0x3f7fffff, v4
  55 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
  56 ; GFX6-NEXT:    s_mov_b32 s8, 0x7f800000
  57 ; GFX6-NEXT:    s_mov_b32 s6, 0
  58 ; GFX6-NEXT:    v_cndmask_b32_e32 v4, v4, v0, vcc
  59 ; GFX6-NEXT:    v_cmp_neq_f32_e64 vcc, |v0|, s8
  60 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
  61 ; GFX6-NEXT:    s_mov_b32 s4, s6
  62 ; GFX6-NEXT:    s_mov_b32 s5, s6
  63 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
  64 ; GFX6-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
  65 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
  66 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
  67 ;
  68 ; GFX7-LABEL: safe_math_fract_f32:
  69 ; GFX7:       ; %bb.0: ; %entry
  70 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  71 ; GFX7-NEXT:    s_mov_b32 s8, 0x7f800000
  72 ; GFX7-NEXT:    s_mov_b32 s6, 0
  73 ; GFX7-NEXT:    v_fract_f32_e32 v4, v0
  74 ; GFX7-NEXT:    v_cmp_neq_f32_e64 vcc, |v0|, s8
  75 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
  76 ; GFX7-NEXT:    s_mov_b32 s4, s6
  77 ; GFX7-NEXT:    s_mov_b32 s5, s6
  78 ; GFX7-NEXT:    v_floor_f32_e32 v3, v0
  79 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
  80 ; GFX7-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
  81 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
  82 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
  83 ;
  84 ; GFX8-LABEL: safe_math_fract_f32:
  85 ; GFX8:       ; %bb.0: ; %entry
  86 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  87 ; GFX8-NEXT:    s_mov_b32 s4, 0x7f800000
  88 ; GFX8-NEXT:    v_fract_f32_e32 v4, v0
  89 ; GFX8-NEXT:    v_cmp_neq_f32_e64 vcc, |v0|, s4
  90 ; GFX8-NEXT:    v_floor_f32_e32 v3, v0
  91 ; GFX8-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
  92 ; GFX8-NEXT:    global_store_dword v[1:2], v3, off
  93 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
  94 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
  95 ;
  96 ; GFX11-LABEL: safe_math_fract_f32:
  97 ; GFX11:       ; %bb.0: ; %entry
  98 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  99 ; GFX11-NEXT:    v_fract_f32_e32 v3, v0
 100 ; GFX11-NEXT:    v_cmp_neq_f32_e64 vcc_lo, 0x7f800000, |v0|
 101 ; GFX11-NEXT:    v_floor_f32_e32 v4, v0
 102 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3)
 103 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, 0, v3, vcc_lo
 104 ; GFX11-NEXT:    global_store_b32 v[1:2], v4, off
 105 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 106 entry:
 107   %floor = tail call float @llvm.floor.f32(float %x)
 108   %sub = fsub float %x, %floor
 109   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 110   %uno = fcmp uno float %x, 0.000000e+00
 111   %cond = select i1 %uno, float %x, float %min
 112   %fabs = tail call float @llvm.fabs.f32(float %x)
 113   %cmpinf = fcmp oeq float %fabs, 0x7FF0000000000000
 114   %cond6 = select i1 %cmpinf, float 0.000000e+00, float %cond
 115   store float %floor, ptr addrspace(1) %ip, align 4
 116   ret float %cond6
 117 }
 118
 119 define float @safe_math_fract_f32_noinf_check(float %x, ptr addrspace(1) nocapture writeonly %ip) {
 120 ; GFX6-IR-LABEL: define float @safe_math_fract_f32_noinf_check
 121 ; GFX6-IR-SAME: (float [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
 122 ; GFX6-IR-NEXT:  entry:
 123 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 124 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 125 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 126 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0.000000e+00
 127 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[X]], float [[MIN]]
 128 ; GFX6-IR-NEXT:    store float [[FLOOR]], ptr addrspace(1) [[IP]], align 4
 129 ; GFX6-IR-NEXT:    ret float [[COND]]
 130 ;
 131 ; IR-FRACT-LABEL: define float @safe_math_fract_f32_noinf_check
 132 ; IR-FRACT-SAME: (float [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
 133 ; IR-FRACT-NEXT:  entry:
 134 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 135 ; IR-FRACT-NEXT:    [[COND:%.*]] = call float @llvm.amdgcn.fract.f32(float [[X]])
 136 ; IR-FRACT-NEXT:    store float [[FLOOR]], ptr addrspace(1) [[IP]], align 4
 137 ; IR-FRACT-NEXT:    ret float [[COND]]
 138 ;
 139 ; GFX6-LABEL: safe_math_fract_f32_noinf_check:
 140 ; GFX6:       ; %bb.0: ; %entry
 141 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 142 ; GFX6-NEXT:    v_floor_f32_e32 v3, v0
 143 ; GFX6-NEXT:    v_sub_f32_e32 v4, v0, v3
 144 ; GFX6-NEXT:    s_mov_b32 s6, 0
 145 ; GFX6-NEXT:    v_min_f32_e32 v4, 0x3f7fffff, v4
 146 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
 147 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
 148 ; GFX6-NEXT:    s_mov_b32 s4, s6
 149 ; GFX6-NEXT:    s_mov_b32 s5, s6
 150 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v4, v0, vcc
 151 ; GFX6-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
 152 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
 153 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 154 ;
 155 ; GFX7-LABEL: safe_math_fract_f32_noinf_check:
 156 ; GFX7:       ; %bb.0: ; %entry
 157 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 158 ; GFX7-NEXT:    s_mov_b32 s6, 0
 159 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
 160 ; GFX7-NEXT:    s_mov_b32 s4, s6
 161 ; GFX7-NEXT:    s_mov_b32 s5, s6
 162 ; GFX7-NEXT:    v_floor_f32_e32 v3, v0
 163 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 164 ; GFX7-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
 165 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
 166 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 167 ;
 168 ; GFX8-LABEL: safe_math_fract_f32_noinf_check:
 169 ; GFX8:       ; %bb.0: ; %entry
 170 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 171 ; GFX8-NEXT:    v_floor_f32_e32 v3, v0
 172 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 173 ; GFX8-NEXT:    global_store_dword v[1:2], v3, off
 174 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
 175 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 176 ;
 177 ; GFX11-LABEL: safe_math_fract_f32_noinf_check:
 178 ; GFX11:       ; %bb.0: ; %entry
 179 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 180 ; GFX11-NEXT:    v_floor_f32_e32 v3, v0
 181 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 182 ; GFX11-NEXT:    global_store_b32 v[1:2], v3, off
 183 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 184 entry:
 185   %floor = tail call float @llvm.floor.f32(float %x)
 186   %sub = fsub float %x, %floor
 187   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 188   %uno = fcmp uno float %x, 0.000000e+00
 189   %cond = select i1 %uno, float %x, float %min
 190   store float %floor, ptr addrspace(1) %ip, align 4
 191   ret float %cond
 192 }
 193
 194 ; Cannot match fract without a nan check or no-nans.
 195 define float @no_nan_check_math_fract_f32(float %x, ptr addrspace(1) nocapture writeonly %ip) {
 196 ; IR-LABEL: define float @no_nan_check_math_fract_f32
 197 ; IR-SAME: (float [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0:[0-9]+]] {
 198 ; IR-NEXT:  entry:
 199 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 200 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 201 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 202 ; IR-NEXT:    [[FABS:%.*]] = tail call float @llvm.fabs.f32(float [[X]])
 203 ; IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq float [[FABS]], 0x7FF0000000000000
 204 ; IR-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], float 0.000000e+00, float [[MIN]]
 205 ; IR-NEXT:    store float [[FLOOR]], ptr addrspace(1) [[IP]], align 4
 206 ; IR-NEXT:    ret float [[COND6]]
 207 ;
 208 ; GFX6-LABEL: no_nan_check_math_fract_f32:
 209 ; GFX6:       ; %bb.0: ; %entry
 210 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 211 ; GFX6-NEXT:    v_floor_f32_e32 v3, v0
 212 ; GFX6-NEXT:    v_sub_f32_e32 v4, v0, v3
 213 ; GFX6-NEXT:    s_mov_b32 s8, 0x7f800000
 214 ; GFX6-NEXT:    s_mov_b32 s6, 0
 215 ; GFX6-NEXT:    v_min_f32_e32 v4, 0x3f7fffff, v4
 216 ; GFX6-NEXT:    v_cmp_neq_f32_e64 vcc, |v0|, s8
 217 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
 218 ; GFX6-NEXT:    s_mov_b32 s4, s6
 219 ; GFX6-NEXT:    s_mov_b32 s5, s6
 220 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
 221 ; GFX6-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
 222 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
 223 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 224 ;
 225 ; GFX7-LABEL: no_nan_check_math_fract_f32:
 226 ; GFX7:       ; %bb.0: ; %entry
 227 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 228 ; GFX7-NEXT:    v_floor_f32_e32 v3, v0
 229 ; GFX7-NEXT:    v_sub_f32_e32 v4, v0, v3
 230 ; GFX7-NEXT:    s_mov_b32 s8, 0x7f800000
 231 ; GFX7-NEXT:    s_mov_b32 s6, 0
 232 ; GFX7-NEXT:    v_min_f32_e32 v4, 0x3f7fffff, v4
 233 ; GFX7-NEXT:    v_cmp_neq_f32_e64 vcc, |v0|, s8
 234 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
 235 ; GFX7-NEXT:    s_mov_b32 s4, s6
 236 ; GFX7-NEXT:    s_mov_b32 s5, s6
 237 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
 238 ; GFX7-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
 239 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
 240 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 241 ;
 242 ; GFX8-LABEL: no_nan_check_math_fract_f32:
 243 ; GFX8:       ; %bb.0: ; %entry
 244 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 245 ; GFX8-NEXT:    v_floor_f32_e32 v3, v0
 246 ; GFX8-NEXT:    v_sub_f32_e32 v4, v0, v3
 247 ; GFX8-NEXT:    s_mov_b32 s4, 0x7f800000
 248 ; GFX8-NEXT:    v_min_f32_e32 v4, 0x3f7fffff, v4
 249 ; GFX8-NEXT:    v_cmp_neq_f32_e64 vcc, |v0|, s4
 250 ; GFX8-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
 251 ; GFX8-NEXT:    global_store_dword v[1:2], v3, off
 252 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
 253 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 254 ;
 255 ; GFX11-LABEL: no_nan_check_math_fract_f32:
 256 ; GFX11:       ; %bb.0: ; %entry
 257 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 258 ; GFX11-NEXT:    v_floor_f32_e32 v3, v0
 259 ; GFX11-NEXT:    v_cmp_neq_f32_e64 vcc_lo, 0x7f800000, |v0|
 260 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(SKIP_2) | instid1(VALU_DEP_1)
 261 ; GFX11-NEXT:    v_sub_f32_e32 v4, v0, v3
 262 ; GFX11-NEXT:    global_store_b32 v[1:2], v3, off
 263 ; GFX11-NEXT:    v_min_f32_e32 v4, 0x3f7fffff, v4
 264 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc_lo
 265 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 266 entry:
 267   %floor = tail call float @llvm.floor.f32(float %x)
 268   %sub = fsub float %x, %floor
 269   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 270   %fabs = tail call float @llvm.fabs.f32(float %x)
 271   %cmpinf = fcmp oeq float %fabs, 0x7FF0000000000000
 272   %cond6 = select i1 %cmpinf, float 0.000000e+00, float %min
 273   store float %floor, ptr addrspace(1) %ip, align 4
 274   ret float %cond6
 275 }
 276
 277 define float @basic_fract_f32_nonans(float nofpclass(nan) %x) {
 278 ; GFX6-IR-LABEL: define float @basic_fract_f32_nonans
 279 ; GFX6-IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 280 ; GFX6-IR-NEXT:  entry:
 281 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 282 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 283 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 284 ; GFX6-IR-NEXT:    ret float [[MIN]]
 285 ;
 286 ; IR-FRACT-LABEL: define float @basic_fract_f32_nonans
 287 ; IR-FRACT-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 288 ; IR-FRACT-NEXT:  entry:
 289 ; IR-FRACT-NEXT:    [[MIN:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[X]])
 290 ; IR-FRACT-NEXT:    ret float [[MIN]]
 291 ;
 292 ; GFX6-LABEL: basic_fract_f32_nonans:
 293 ; GFX6:       ; %bb.0: ; %entry
 294 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 295 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 296 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 297 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 298 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 299 ;
 300 ; GFX7-LABEL: basic_fract_f32_nonans:
 301 ; GFX7:       ; %bb.0: ; %entry
 302 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 303 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 304 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 305 ;
 306 ; GFX8-LABEL: basic_fract_f32_nonans:
 307 ; GFX8:       ; %bb.0: ; %entry
 308 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 309 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 310 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 311 ;
 312 ; GFX11-LABEL: basic_fract_f32_nonans:
 313 ; GFX11:       ; %bb.0: ; %entry
 314 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 315 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 316 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 317 entry:
 318   %floor = tail call float @llvm.floor.f32(float %x)
 319   %sub = fsub float %x, %floor
 320   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 321   ret float %min
 322 }
 323
 324 define float @basic_fract_f32_flags_minnum(float %x) {
 325 ; IR-LABEL: define float @basic_fract_f32_flags_minnum
 326 ; IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
 327 ; IR-NEXT:  entry:
 328 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 329 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 330 ; IR-NEXT:    [[MIN:%.*]] = tail call nsz float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 331 ; IR-NEXT:    ret float [[MIN]]
 332 ;
 333 ; GFX6-LABEL: basic_fract_f32_flags_minnum:
 334 ; GFX6:       ; %bb.0: ; %entry
 335 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 336 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 337 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 338 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 339 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 340 ;
 341 ; GFX7-LABEL: basic_fract_f32_flags_minnum:
 342 ; GFX7:       ; %bb.0: ; %entry
 343 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 344 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
 345 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 346 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 347 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 348 ;
 349 ; GFX8-LABEL: basic_fract_f32_flags_minnum:
 350 ; GFX8:       ; %bb.0: ; %entry
 351 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 352 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
 353 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 354 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 355 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 356 ;
 357 ; GFX11-LABEL: basic_fract_f32_flags_minnum:
 358 ; GFX11:       ; %bb.0: ; %entry
 359 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 360 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
 361 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 362 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 363 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 364 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 365 entry:
 366   %floor = tail call float @llvm.floor.f32(float %x)
 367   %sub = fsub float %x, %floor
 368   %min = tail call nsz float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 369   ret float %min
 370 }
 371
 372 define float @basic_fract_f32_flags_fsub(float nofpclass(nan) %x) {
 373 ; GFX6-IR-LABEL: define float @basic_fract_f32_flags_fsub
 374 ; GFX6-IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 375 ; GFX6-IR-NEXT:  entry:
 376 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 377 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub nsz float [[X]], [[FLOOR]]
 378 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 379 ; GFX6-IR-NEXT:    ret float [[MIN]]
 380 ;
 381 ; IR-FRACT-LABEL: define float @basic_fract_f32_flags_fsub
 382 ; IR-FRACT-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 383 ; IR-FRACT-NEXT:  entry:
 384 ; IR-FRACT-NEXT:    [[MIN:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[X]])
 385 ; IR-FRACT-NEXT:    ret float [[MIN]]
 386 ;
 387 ; GFX6-LABEL: basic_fract_f32_flags_fsub:
 388 ; GFX6:       ; %bb.0: ; %entry
 389 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 390 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 391 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 392 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 393 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 394 ;
 395 ; GFX7-LABEL: basic_fract_f32_flags_fsub:
 396 ; GFX7:       ; %bb.0: ; %entry
 397 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 398 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 399 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 400 ;
 401 ; GFX8-LABEL: basic_fract_f32_flags_fsub:
 402 ; GFX8:       ; %bb.0: ; %entry
 403 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 404 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 405 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 406 ;
 407 ; GFX11-LABEL: basic_fract_f32_flags_fsub:
 408 ; GFX11:       ; %bb.0: ; %entry
 409 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 410 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 411 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 412 entry:
 413   %floor = tail call float @llvm.floor.f32(float %x)
 414   %sub = fsub nsz float %x, %floor
 415   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 416   ret float %min
 417 }
 418
 419 define <2 x float> @basic_fract_v2f32_nonans(<2 x float> nofpclass(nan) %x) {
 420 ; GFX6-IR-LABEL: define <2 x float> @basic_fract_v2f32_nonans
 421 ; GFX6-IR-SAME: (<2 x float> nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 422 ; GFX6-IR-NEXT:  entry:
 423 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x float> @llvm.floor.v2f32(<2 x float> [[X]])
 424 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub <2 x float> [[X]], [[FLOOR]]
 425 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call <2 x float> @llvm.minnum.v2f32(<2 x float> [[SUB]], <2 x float> <float 0x3FEFFFFFE0000000, float 0x3FEFFFFFE0000000>)
 426 ; GFX6-IR-NEXT:    ret <2 x float> [[MIN]]
 427 ;
 428 ; IR-FRACT-LABEL: define <2 x float> @basic_fract_v2f32_nonans
 429 ; IR-FRACT-SAME: (<2 x float> nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 430 ; IR-FRACT-NEXT:  entry:
 431 ; IR-FRACT-NEXT:    [[TMP0:%.*]] = extractelement <2 x float> [[X]], i64 0
 432 ; IR-FRACT-NEXT:    [[TMP1:%.*]] = extractelement <2 x float> [[X]], i64 1
 433 ; IR-FRACT-NEXT:    [[TMP2:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[TMP0]])
 434 ; IR-FRACT-NEXT:    [[TMP3:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[TMP1]])
 435 ; IR-FRACT-NEXT:    [[TMP4:%.*]] = insertelement <2 x float> poison, float [[TMP2]], i64 0
 436 ; IR-FRACT-NEXT:    [[MIN:%.*]] = insertelement <2 x float> [[TMP4]], float [[TMP3]], i64 1
 437 ; IR-FRACT-NEXT:    ret <2 x float> [[MIN]]
 438 ;
 439 ; GFX6-LABEL: basic_fract_v2f32_nonans:
 440 ; GFX6:       ; %bb.0: ; %entry
 441 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 442 ; GFX6-NEXT:    v_floor_f32_e32 v2, v0
 443 ; GFX6-NEXT:    v_floor_f32_e32 v3, v1
 444 ; GFX6-NEXT:    v_sub_f32_e32 v1, v1, v3
 445 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v2
 446 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 447 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
 448 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 449 ;
 450 ; GFX7-LABEL: basic_fract_v2f32_nonans:
 451 ; GFX7:       ; %bb.0: ; %entry
 452 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 453 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 454 ; GFX7-NEXT:    v_fract_f32_e32 v1, v1
 455 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 456 ;
 457 ; GFX8-LABEL: basic_fract_v2f32_nonans:
 458 ; GFX8:       ; %bb.0: ; %entry
 459 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 460 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 461 ; GFX8-NEXT:    v_fract_f32_e32 v1, v1
 462 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 463 ;
 464 ; GFX11-LABEL: basic_fract_v2f32_nonans:
 465 ; GFX11:       ; %bb.0: ; %entry
 466 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 467 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 468 ; GFX11-NEXT:    v_fract_f32_e32 v1, v1
 469 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 470 entry:
 471   %floor = tail call <2 x float> @llvm.floor.v2f32(<2 x float> %x)
 472   %sub = fsub <2 x float> %x, %floor
 473   %min = tail call <2 x float> @llvm.minnum.v2f32(<2 x float> %sub, <2 x float> <float 0x3FEFFFFFE0000000, float 0x3FEFFFFFE0000000>)
 474   ret <2 x float> %min
 475 }
 476
 477 define float @basic_fract_f32_multi_use_fsub_nonans(float nofpclass(nan) %x, ptr addrspace(1) %ptr) {
 478 ; GFX6-IR-LABEL: define float @basic_fract_f32_multi_use_fsub_nonans
 479 ; GFX6-IR-SAME: (float nofpclass(nan) [[X:%.*]], ptr addrspace(1) [[PTR:%.*]]) #[[ATTR0]] {
 480 ; GFX6-IR-NEXT:  entry:
 481 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 482 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 483 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 484 ; GFX6-IR-NEXT:    store float [[SUB]], ptr addrspace(1) [[PTR]], align 4
 485 ; GFX6-IR-NEXT:    ret float [[MIN]]
 486 ;
 487 ; IR-FRACT-LABEL: define float @basic_fract_f32_multi_use_fsub_nonans
 488 ; IR-FRACT-SAME: (float nofpclass(nan) [[X:%.*]], ptr addrspace(1) [[PTR:%.*]]) #[[ATTR0]] {
 489 ; IR-FRACT-NEXT:  entry:
 490 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 491 ; IR-FRACT-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 492 ; IR-FRACT-NEXT:    [[MIN:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[X]])
 493 ; IR-FRACT-NEXT:    store float [[SUB]], ptr addrspace(1) [[PTR]], align 4
 494 ; IR-FRACT-NEXT:    ret float [[MIN]]
 495 ;
 496 ; GFX6-LABEL: basic_fract_f32_multi_use_fsub_nonans:
 497 ; GFX6:       ; %bb.0: ; %entry
 498 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 499 ; GFX6-NEXT:    v_floor_f32_e32 v3, v0
 500 ; GFX6-NEXT:    s_mov_b32 s6, 0
 501 ; GFX6-NEXT:    v_sub_f32_e32 v3, v0, v3
 502 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
 503 ; GFX6-NEXT:    s_mov_b32 s4, s6
 504 ; GFX6-NEXT:    s_mov_b32 s5, s6
 505 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v3
 506 ; GFX6-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
 507 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
 508 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 509 ;
 510 ; GFX7-LABEL: basic_fract_f32_multi_use_fsub_nonans:
 511 ; GFX7:       ; %bb.0: ; %entry
 512 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 513 ; GFX7-NEXT:    s_mov_b32 s6, 0
 514 ; GFX7-NEXT:    v_floor_f32_e32 v3, v0
 515 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
 516 ; GFX7-NEXT:    s_mov_b32 s4, s6
 517 ; GFX7-NEXT:    s_mov_b32 s5, s6
 518 ; GFX7-NEXT:    v_sub_f32_e32 v3, v0, v3
 519 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 520 ; GFX7-NEXT:    buffer_store_dword v3, v[1:2], s[4:7], 0 addr64
 521 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
 522 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 523 ;
 524 ; GFX8-LABEL: basic_fract_f32_multi_use_fsub_nonans:
 525 ; GFX8:       ; %bb.0: ; %entry
 526 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 527 ; GFX8-NEXT:    v_floor_f32_e32 v3, v0
 528 ; GFX8-NEXT:    v_sub_f32_e32 v3, v0, v3
 529 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 530 ; GFX8-NEXT:    global_store_dword v[1:2], v3, off
 531 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
 532 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 533 ;
 534 ; GFX11-LABEL: basic_fract_f32_multi_use_fsub_nonans:
 535 ; GFX11:       ; %bb.0: ; %entry
 536 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 537 ; GFX11-NEXT:    v_floor_f32_e32 v3, v0
 538 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
 539 ; GFX11-NEXT:    v_sub_f32_e32 v3, v0, v3
 540 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 541 ; GFX11-NEXT:    global_store_b32 v[1:2], v3, off
 542 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 543 entry:
 544   %floor = tail call float @llvm.floor.f32(float %x)
 545   %sub = fsub float %x, %floor
 546   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 547   store float %sub, ptr addrspace(1) %ptr
 548   ret float %min
 549 }
 550
 551 define float @nnan_minnum_fract_f32(float %x) {
 552 ; GFX6-IR-LABEL: define float @nnan_minnum_fract_f32
 553 ; GFX6-IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
 554 ; GFX6-IR-NEXT:  entry:
 555 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 556 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 557 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call nnan float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 558 ; GFX6-IR-NEXT:    ret float [[MIN]]
 559 ;
 560 ; IR-FRACT-LABEL: define float @nnan_minnum_fract_f32
 561 ; IR-FRACT-SAME: (float [[X:%.*]]) #[[ATTR0]] {
 562 ; IR-FRACT-NEXT:  entry:
 563 ; IR-FRACT-NEXT:    [[MIN:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[X]])
 564 ; IR-FRACT-NEXT:    ret float [[MIN]]
 565 ;
 566 ; GFX6-LABEL: nnan_minnum_fract_f32:
 567 ; GFX6:       ; %bb.0: ; %entry
 568 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 569 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 570 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 571 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 572 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 573 ;
 574 ; GFX7-LABEL: nnan_minnum_fract_f32:
 575 ; GFX7:       ; %bb.0: ; %entry
 576 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 577 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 578 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 579 ;
 580 ; GFX8-LABEL: nnan_minnum_fract_f32:
 581 ; GFX8:       ; %bb.0: ; %entry
 582 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 583 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 584 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 585 ;
 586 ; GFX11-LABEL: nnan_minnum_fract_f32:
 587 ; GFX11:       ; %bb.0: ; %entry
 588 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 589 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 590 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 591 entry:
 592   %floor = tail call float @llvm.floor.f32(float %x)
 593   %sub = fsub float %x, %floor
 594   %min = tail call nnan float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 595   ret float %min
 596 }
 597
 598 ; TODO: Could match if we checked isKnownNeverNaN on the minnum src
 599 ; instead of the pattern input source.
 600 define float @nnan_fsub_fract_f32(float %x) {
 601 ; IR-LABEL: define float @nnan_fsub_fract_f32
 602 ; IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
 603 ; IR-NEXT:  entry:
 604 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 605 ; IR-NEXT:    [[SUB:%.*]] = fsub nnan float [[X]], [[FLOOR]]
 606 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 607 ; IR-NEXT:    ret float [[MIN]]
 608 ;
 609 ; GFX6-LABEL: nnan_fsub_fract_f32:
 610 ; GFX6:       ; %bb.0: ; %entry
 611 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 612 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 613 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 614 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 615 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 616 ;
 617 ; GFX7-LABEL: nnan_fsub_fract_f32:
 618 ; GFX7:       ; %bb.0: ; %entry
 619 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 620 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
 621 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 622 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 623 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 624 ;
 625 ; GFX8-LABEL: nnan_fsub_fract_f32:
 626 ; GFX8:       ; %bb.0: ; %entry
 627 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 628 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
 629 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 630 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 631 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 632 ;
 633 ; GFX11-LABEL: nnan_fsub_fract_f32:
 634 ; GFX11:       ; %bb.0: ; %entry
 635 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 636 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
 637 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 638 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 639 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 640 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 641 entry:
 642   %floor = tail call float @llvm.floor.f32(float %x)
 643   %sub = fsub nnan float %x, %floor
 644   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 645   ret float %min
 646 }
 647
 648 define float @nnan_floor_fract_f32(float %x) {
 649 ; IR-LABEL: define float @nnan_floor_fract_f32
 650 ; IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
 651 ; IR-NEXT:  entry:
 652 ; IR-NEXT:    [[FLOOR:%.*]] = tail call nnan float @llvm.floor.f32(float [[X]])
 653 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 654 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 655 ; IR-NEXT:    ret float [[MIN]]
 656 ;
 657 ; GFX6-LABEL: nnan_floor_fract_f32:
 658 ; GFX6:       ; %bb.0: ; %entry
 659 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 660 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 661 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 662 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 663 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 664 ;
 665 ; GFX7-LABEL: nnan_floor_fract_f32:
 666 ; GFX7:       ; %bb.0: ; %entry
 667 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 668 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
 669 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 670 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 671 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 672 ;
 673 ; GFX8-LABEL: nnan_floor_fract_f32:
 674 ; GFX8:       ; %bb.0: ; %entry
 675 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 676 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
 677 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 678 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 679 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 680 ;
 681 ; GFX11-LABEL: nnan_floor_fract_f32:
 682 ; GFX11:       ; %bb.0: ; %entry
 683 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 684 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
 685 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 686 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 687 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 688 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 689 entry:
 690   %floor = tail call nnan float @llvm.floor.f32(float %x)
 691   %sub = fsub float %x, %floor
 692   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 693   ret float %min
 694 }
 695
 696 define float @nnan_src_fract_f32(float nofpclass(nan) %x) {
 697 ; GFX6-IR-LABEL: define float @nnan_src_fract_f32
 698 ; GFX6-IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 699 ; GFX6-IR-NEXT:  entry:
 700 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 701 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 702 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 703 ; GFX6-IR-NEXT:    ret float [[MIN]]
 704 ;
 705 ; IR-FRACT-LABEL: define float @nnan_src_fract_f32
 706 ; IR-FRACT-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 707 ; IR-FRACT-NEXT:  entry:
 708 ; IR-FRACT-NEXT:    [[MIN:%.*]] = call nnan float @llvm.amdgcn.fract.f32(float [[X]])
 709 ; IR-FRACT-NEXT:    ret float [[MIN]]
 710 ;
 711 ; GFX6-LABEL: nnan_src_fract_f32:
 712 ; GFX6:       ; %bb.0: ; %entry
 713 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 714 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 715 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 716 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 717 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 718 ;
 719 ; GFX7-LABEL: nnan_src_fract_f32:
 720 ; GFX7:       ; %bb.0: ; %entry
 721 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 722 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
 723 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 724 ;
 725 ; GFX8-LABEL: nnan_src_fract_f32:
 726 ; GFX8:       ; %bb.0: ; %entry
 727 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 728 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
 729 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 730 ;
 731 ; GFX11-LABEL: nnan_src_fract_f32:
 732 ; GFX11:       ; %bb.0: ; %entry
 733 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 734 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
 735 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 736 entry:
 737   %floor = tail call float @llvm.floor.f32(float %x)
 738   %sub = fsub float %x, %floor
 739   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 740   ret float %min
 741 }
 742
 743 ; Negative test
 744 define float @not_fract_f32_wrong_const(float nofpclass(nan) %x) {
 745 ; IR-LABEL: define float @not_fract_f32_wrong_const
 746 ; IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 747 ; IR-NEXT:  entry:
 748 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 749 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 750 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFC0000000)
 751 ; IR-NEXT:    ret float [[MIN]]
 752 ;
 753 ; GFX6-LABEL: not_fract_f32_wrong_const:
 754 ; GFX6:       ; %bb.0: ; %entry
 755 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 756 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 757 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 758 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7ffffe, v0
 759 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 760 ;
 761 ; GFX7-LABEL: not_fract_f32_wrong_const:
 762 ; GFX7:       ; %bb.0: ; %entry
 763 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 764 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
 765 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 766 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7ffffe, v0
 767 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 768 ;
 769 ; GFX8-LABEL: not_fract_f32_wrong_const:
 770 ; GFX8:       ; %bb.0: ; %entry
 771 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 772 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
 773 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 774 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7ffffe, v0
 775 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 776 ;
 777 ; GFX11-LABEL: not_fract_f32_wrong_const:
 778 ; GFX11:       ; %bb.0: ; %entry
 779 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 780 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
 781 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 782 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 783 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7ffffe, v0
 784 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 785 entry:
 786   %floor = tail call float @llvm.floor.f32(float %x)
 787   %sub = fsub float %x, %floor
 788   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFC0000000)
 789   ret float %min
 790 }
 791
 792 ; Negative test
 793 define float @not_fract_f32_swapped_fsub(float nofpclass(nan) %x) {
 794 ; IR-LABEL: define float @not_fract_f32_swapped_fsub
 795 ; IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 796 ; IR-NEXT:  entry:
 797 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 798 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[FLOOR]], [[X]]
 799 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 800 ; IR-NEXT:    ret float [[MIN]]
 801 ;
 802 ; GFX6-LABEL: not_fract_f32_swapped_fsub:
 803 ; GFX6:       ; %bb.0: ; %entry
 804 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 805 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 806 ; GFX6-NEXT:    v_sub_f32_e32 v0, v1, v0
 807 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 808 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 809 ;
 810 ; GFX7-LABEL: not_fract_f32_swapped_fsub:
 811 ; GFX7:       ; %bb.0: ; %entry
 812 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 813 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
 814 ; GFX7-NEXT:    v_sub_f32_e32 v0, v1, v0
 815 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 816 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 817 ;
 818 ; GFX8-LABEL: not_fract_f32_swapped_fsub:
 819 ; GFX8:       ; %bb.0: ; %entry
 820 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 821 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
 822 ; GFX8-NEXT:    v_sub_f32_e32 v0, v1, v0
 823 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 824 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 825 ;
 826 ; GFX11-LABEL: not_fract_f32_swapped_fsub:
 827 ; GFX11:       ; %bb.0: ; %entry
 828 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 829 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
 830 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 831 ; GFX11-NEXT:    v_sub_f32_e32 v0, v1, v0
 832 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 833 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 834 entry:
 835   %floor = tail call float @llvm.floor.f32(float %x)
 836   %sub = fsub float %floor, %x
 837   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 838   ret float %min
 839 }
 840
 841 ; Negative test
 842 define float @not_fract_f32_not_floor(float nofpclass(nan) %x) {
 843 ; IR-LABEL: define float @not_fract_f32_not_floor
 844 ; IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 845 ; IR-NEXT:  entry:
 846 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.trunc.f32(float [[X]])
 847 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 848 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 849 ; IR-NEXT:    ret float [[MIN]]
 850 ;
 851 ; GFX6-LABEL: not_fract_f32_not_floor:
 852 ; GFX6:       ; %bb.0: ; %entry
 853 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 854 ; GFX6-NEXT:    v_trunc_f32_e32 v1, v0
 855 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 856 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 857 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 858 ;
 859 ; GFX7-LABEL: not_fract_f32_not_floor:
 860 ; GFX7:       ; %bb.0: ; %entry
 861 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 862 ; GFX7-NEXT:    v_trunc_f32_e32 v1, v0
 863 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 864 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 865 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 866 ;
 867 ; GFX8-LABEL: not_fract_f32_not_floor:
 868 ; GFX8:       ; %bb.0: ; %entry
 869 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 870 ; GFX8-NEXT:    v_trunc_f32_e32 v1, v0
 871 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 872 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 873 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 874 ;
 875 ; GFX11-LABEL: not_fract_f32_not_floor:
 876 ; GFX11:       ; %bb.0: ; %entry
 877 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 878 ; GFX11-NEXT:    v_trunc_f32_e32 v1, v0
 879 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 880 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 881 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 882 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 883 entry:
 884   %floor = tail call float @llvm.trunc.f32(float %x)
 885   %sub = fsub float %x, %floor
 886   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 887   ret float %min
 888 }
 889
 890 ; Negative test
 891 define float @not_fract_f32_different_floor(float %x, float %y) {
 892 ; IR-LABEL: define float @not_fract_f32_different_floor
 893 ; IR-SAME: (float [[X:%.*]], float [[Y:%.*]]) #[[ATTR0]] {
 894 ; IR-NEXT:  entry:
 895 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[Y]])
 896 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 897 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 898 ; IR-NEXT:    ret float [[MIN]]
 899 ;
 900 ; GFX6-LABEL: not_fract_f32_different_floor:
 901 ; GFX6:       ; %bb.0: ; %entry
 902 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 903 ; GFX6-NEXT:    v_floor_f32_e32 v1, v1
 904 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 905 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 906 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 907 ;
 908 ; GFX7-LABEL: not_fract_f32_different_floor:
 909 ; GFX7:       ; %bb.0: ; %entry
 910 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 911 ; GFX7-NEXT:    v_floor_f32_e32 v1, v1
 912 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 913 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 914 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 915 ;
 916 ; GFX8-LABEL: not_fract_f32_different_floor:
 917 ; GFX8:       ; %bb.0: ; %entry
 918 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 919 ; GFX8-NEXT:    v_floor_f32_e32 v1, v1
 920 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 921 ; GFX8-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 922 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 923 ;
 924 ; GFX11-LABEL: not_fract_f32_different_floor:
 925 ; GFX11:       ; %bb.0: ; %entry
 926 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 927 ; GFX11-NEXT:    v_floor_f32_e32 v1, v1
 928 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 929 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 930 ; GFX11-NEXT:    v_min_f32_e32 v0, 0x3f7fffff, v0
 931 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 932 entry:
 933   %floor = tail call float @llvm.floor.f32(float %y)
 934   %sub = fsub float %x, %floor
 935   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 936   ret float %min
 937 }
 938
 939 ; Negative test
 940 define float @not_fract_f32_maxnum(float nofpclass(nan) %x) {
 941 ; IR-LABEL: define float @not_fract_f32_maxnum
 942 ; IR-SAME: (float nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
 943 ; IR-NEXT:  entry:
 944 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 945 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 946 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.maxnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 947 ; IR-NEXT:    ret float [[MIN]]
 948 ;
 949 ; GFX6-LABEL: not_fract_f32_maxnum:
 950 ; GFX6:       ; %bb.0: ; %entry
 951 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 952 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
 953 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
 954 ; GFX6-NEXT:    v_max_f32_e32 v0, 0x3f7fffff, v0
 955 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
 956 ;
 957 ; GFX7-LABEL: not_fract_f32_maxnum:
 958 ; GFX7:       ; %bb.0: ; %entry
 959 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 960 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
 961 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
 962 ; GFX7-NEXT:    v_max_f32_e32 v0, 0x3f7fffff, v0
 963 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
 964 ;
 965 ; GFX8-LABEL: not_fract_f32_maxnum:
 966 ; GFX8:       ; %bb.0: ; %entry
 967 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 968 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
 969 ; GFX8-NEXT:    v_sub_f32_e32 v0, v0, v1
 970 ; GFX8-NEXT:    v_max_f32_e32 v0, 0x3f7fffff, v0
 971 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
 972 ;
 973 ; GFX11-LABEL: not_fract_f32_maxnum:
 974 ; GFX11:       ; %bb.0: ; %entry
 975 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 976 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
 977 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1) | instskip(NEXT) | instid1(VALU_DEP_1)
 978 ; GFX11-NEXT:    v_sub_f32_e32 v0, v0, v1
 979 ; GFX11-NEXT:    v_max_f32_e32 v0, 0x3f7fffff, v0
 980 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
 981 entry:
 982   %floor = tail call float @llvm.floor.f32(float %x)
 983   %sub = fsub float %x, %floor
 984   %min = tail call float @llvm.maxnum.f32(float %sub, float 0x3FEFFFFFE0000000)
 985   ret float %min
 986 }
 987
 988 define float @fcmp_uno_check_is_nan_f32(float %x) {
 989 ; IR-LABEL: define float @fcmp_uno_check_is_nan_f32
 990 ; IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
 991 ; IR-NEXT:  entry:
 992 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
 993 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
 994 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
 995 ; IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0x7FF8000000000000
 996 ; IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[X]], float [[MIN]]
 997 ; IR-NEXT:    ret float [[COND]]
 998 ;
 999 ; GCN-LABEL: fcmp_uno_check_is_nan_f32:
1000 ; GCN:       ; %bb.0: ; %entry
1001 ; GCN-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1002 ; GCN-NEXT:    s_setpc_b64 s[30:31]
1003 entry:
1004   %floor = tail call float @llvm.floor.f32(float %x)
1005   %sub = fsub float %x, %floor
1006   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
1007   %uno = fcmp uno float %x, 0x7FF8000000000000
1008   %cond = select i1 %uno, float %x, float %min
1009   ret float %cond
1010 }
1011
1012 ; No inf check
1013 define float @select_nan_fract_f32(float %x) {
1014 ; GFX6-IR-LABEL: define float @select_nan_fract_f32
1015 ; GFX6-IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1016 ; GFX6-IR-NEXT:  entry:
1017 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
1018 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
1019 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
1020 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0.000000e+00
1021 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[X]], float [[MIN]]
1022 ; GFX6-IR-NEXT:    ret float [[COND]]
1023 ;
1024 ; IR-FRACT-LABEL: define float @select_nan_fract_f32
1025 ; IR-FRACT-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1026 ; IR-FRACT-NEXT:  entry:
1027 ; IR-FRACT-NEXT:    [[COND:%.*]] = call float @llvm.amdgcn.fract.f32(float [[X]])
1028 ; IR-FRACT-NEXT:    ret float [[COND]]
1029 ;
1030 ; GFX6-LABEL: select_nan_fract_f32:
1031 ; GFX6:       ; %bb.0: ; %entry
1032 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1033 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
1034 ; GFX6-NEXT:    v_sub_f32_e32 v1, v0, v1
1035 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1036 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1037 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v1, v0, vcc
1038 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1039 ;
1040 ; GFX7-LABEL: select_nan_fract_f32:
1041 ; GFX7:       ; %bb.0: ; %entry
1042 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1043 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
1044 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1045 ;
1046 ; GFX8-LABEL: select_nan_fract_f32:
1047 ; GFX8:       ; %bb.0: ; %entry
1048 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1049 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
1050 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1051 ;
1052 ; GFX11-LABEL: select_nan_fract_f32:
1053 ; GFX11:       ; %bb.0: ; %entry
1054 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1055 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
1056 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1057 entry:
1058   %floor = tail call float @llvm.floor.f32(float %x)
1059   %sub = fsub float %x, %floor
1060   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
1061   %uno = fcmp uno float %x, 0.000000e+00
1062   %cond = select i1 %uno, float %x, float %min
1063   ret float %cond
1064 }
1065
1066 define float @commuted_select_nan_fract_f32(float %x) {
1067 ; GFX6-IR-LABEL: define float @commuted_select_nan_fract_f32
1068 ; GFX6-IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1069 ; GFX6-IR-NEXT:  entry:
1070 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
1071 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
1072 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
1073 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp ord float [[X]], 0.000000e+00
1074 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[MIN]], float [[X]]
1075 ; GFX6-IR-NEXT:    ret float [[COND]]
1076 ;
1077 ; IR-FRACT-LABEL: define float @commuted_select_nan_fract_f32
1078 ; IR-FRACT-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1079 ; IR-FRACT-NEXT:  entry:
1080 ; IR-FRACT-NEXT:    [[COND:%.*]] = call float @llvm.amdgcn.fract.f32(float [[X]])
1081 ; IR-FRACT-NEXT:    ret float [[COND]]
1082 ;
1083 ; GFX6-LABEL: commuted_select_nan_fract_f32:
1084 ; GFX6:       ; %bb.0: ; %entry
1085 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1086 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
1087 ; GFX6-NEXT:    v_sub_f32_e32 v1, v0, v1
1088 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1089 ; GFX6-NEXT:    v_cmp_o_f32_e32 vcc, v0, v0
1090 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v0, v1, vcc
1091 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1092 ;
1093 ; GFX7-LABEL: commuted_select_nan_fract_f32:
1094 ; GFX7:       ; %bb.0: ; %entry
1095 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1096 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
1097 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1098 ;
1099 ; GFX8-LABEL: commuted_select_nan_fract_f32:
1100 ; GFX8:       ; %bb.0: ; %entry
1101 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1102 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
1103 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1104 ;
1105 ; GFX11-LABEL: commuted_select_nan_fract_f32:
1106 ; GFX11:       ; %bb.0: ; %entry
1107 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1108 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
1109 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1110 entry:
1111   %floor = tail call float @llvm.floor.f32(float %x)
1112   %sub = fsub float %x, %floor
1113   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
1114   %uno = fcmp ord float %x, 0.000000e+00
1115   %cond = select i1 %uno, float %min, float %x
1116   ret float %cond
1117 }
1118
1119 define float @wrong_commuted_nan_select_f32(float %x) {
1120 ; IR-LABEL: define float @wrong_commuted_nan_select_f32
1121 ; IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1122 ; IR-NEXT:  entry:
1123 ; IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
1124 ; IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
1125 ; IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
1126 ; IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0.000000e+00
1127 ; IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[MIN]], float [[X]]
1128 ; IR-NEXT:    ret float [[COND]]
1129 ;
1130 ; GFX6-LABEL: wrong_commuted_nan_select_f32:
1131 ; GFX6:       ; %bb.0: ; %entry
1132 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1133 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
1134 ; GFX6-NEXT:    v_sub_f32_e32 v1, v0, v1
1135 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1136 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1137 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v0, v1, vcc
1138 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1139 ;
1140 ; GFX7-LABEL: wrong_commuted_nan_select_f32:
1141 ; GFX7:       ; %bb.0: ; %entry
1142 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1143 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
1144 ; GFX7-NEXT:    v_sub_f32_e32 v1, v0, v1
1145 ; GFX7-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1146 ; GFX7-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1147 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, v0, v1, vcc
1148 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1149 ;
1150 ; GFX8-LABEL: wrong_commuted_nan_select_f32:
1151 ; GFX8:       ; %bb.0: ; %entry
1152 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1153 ; GFX8-NEXT:    v_floor_f32_e32 v1, v0
1154 ; GFX8-NEXT:    v_sub_f32_e32 v1, v0, v1
1155 ; GFX8-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1156 ; GFX8-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1157 ; GFX8-NEXT:    v_cndmask_b32_e32 v0, v0, v1, vcc
1158 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1159 ;
1160 ; GFX11-LABEL: wrong_commuted_nan_select_f32:
1161 ; GFX11:       ; %bb.0: ; %entry
1162 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1163 ; GFX11-NEXT:    v_floor_f32_e32 v1, v0
1164 ; GFX11-NEXT:    v_cmp_u_f32_e32 vcc_lo, v0, v0
1165 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1166 ; GFX11-NEXT:    v_sub_f32_e32 v1, v0, v1
1167 ; GFX11-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1168 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_1)
1169 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, v0, v1, vcc_lo
1170 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1171 entry:
1172   %floor = tail call float @llvm.floor.f32(float %x)
1173   %sub = fsub float %x, %floor
1174   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
1175   %uno = fcmp uno float %x, 0.000000e+00
1176   %cond = select i1 %uno, float %min, float %x
1177   ret float %cond
1178 }
1179
1180 define half @basic_fract_f16_nonan(half nofpclass(nan) %x) {
1181 ; GFX6-IR-LABEL: define half @basic_fract_f16_nonan
1182 ; GFX6-IR-SAME: (half nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1183 ; GFX6-IR-NEXT:  entry:
1184 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1185 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub half [[X]], [[FLOOR]]
1186 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call half @llvm.minnum.f16(half [[SUB]], half 0xH3BFF)
1187 ; GFX6-IR-NEXT:    ret half [[MIN]]
1188 ;
1189 ; GFX7-IR-LABEL: define half @basic_fract_f16_nonan
1190 ; GFX7-IR-SAME: (half nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1191 ; GFX7-IR-NEXT:  entry:
1192 ; GFX7-IR-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1193 ; GFX7-IR-NEXT:    [[SUB:%.*]] = fsub half [[X]], [[FLOOR]]
1194 ; GFX7-IR-NEXT:    [[MIN:%.*]] = tail call half @llvm.minnum.f16(half [[SUB]], half 0xH3BFF)
1195 ; GFX7-IR-NEXT:    ret half [[MIN]]
1196 ;
1197 ; IR-LEGALF16-LABEL: define half @basic_fract_f16_nonan
1198 ; IR-LEGALF16-SAME: (half nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1199 ; IR-LEGALF16-NEXT:  entry:
1200 ; IR-LEGALF16-NEXT:    [[MIN:%.*]] = call nnan half @llvm.amdgcn.fract.f16(half [[X]])
1201 ; IR-LEGALF16-NEXT:    ret half [[MIN]]
1202 ;
1203 ; GFX6-LABEL: basic_fract_f16_nonan:
1204 ; GFX6:       ; %bb.0: ; %entry
1205 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1206 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v0, v0
1207 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v0, v0
1208 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
1209 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v1
1210 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fe000, v0
1211 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1212 ;
1213 ; GFX7-LABEL: basic_fract_f16_nonan:
1214 ; GFX7:       ; %bb.0: ; %entry
1215 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1216 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v0, v0
1217 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v0, v0
1218 ; GFX7-NEXT:    v_floor_f32_e32 v1, v0
1219 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v1
1220 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fe000, v0
1221 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1222 ;
1223 ; GFX8-LABEL: basic_fract_f16_nonan:
1224 ; GFX8:       ; %bb.0: ; %entry
1225 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1226 ; GFX8-NEXT:    v_fract_f16_e32 v0, v0
1227 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1228 ;
1229 ; GFX11-LABEL: basic_fract_f16_nonan:
1230 ; GFX11:       ; %bb.0: ; %entry
1231 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1232 ; GFX11-NEXT:    v_fract_f16_e32 v0, v0
1233 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1234 entry:
1235   %floor = tail call half @llvm.floor.f16(half %x)
1236   %sub = fsub half %x, %floor
1237   %min = tail call half @llvm.minnum.f16(half %sub, half 0xH3BFF)
1238   ret half %min
1239 }
1240
1241 define <2 x half> @basic_fract_v2f16_nonan(<2 x half> nofpclass(nan) %x) {
1242 ; GFX6-IR-LABEL: define <2 x half> @basic_fract_v2f16_nonan
1243 ; GFX6-IR-SAME: (<2 x half> nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1244 ; GFX6-IR-NEXT:  entry:
1245 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x half> @llvm.floor.v2f16(<2 x half> [[X]])
1246 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub <2 x half> [[X]], [[FLOOR]]
1247 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call <2 x half> @llvm.minnum.v2f16(<2 x half> [[SUB]], <2 x half> <half 0xH3BFF, half 0xH3BFF>)
1248 ; GFX6-IR-NEXT:    ret <2 x half> [[MIN]]
1249 ;
1250 ; GFX7-IR-LABEL: define <2 x half> @basic_fract_v2f16_nonan
1251 ; GFX7-IR-SAME: (<2 x half> nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1252 ; GFX7-IR-NEXT:  entry:
1253 ; GFX7-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x half> @llvm.floor.v2f16(<2 x half> [[X]])
1254 ; GFX7-IR-NEXT:    [[SUB:%.*]] = fsub <2 x half> [[X]], [[FLOOR]]
1255 ; GFX7-IR-NEXT:    [[MIN:%.*]] = tail call <2 x half> @llvm.minnum.v2f16(<2 x half> [[SUB]], <2 x half> <half 0xH3BFF, half 0xH3BFF>)
1256 ; GFX7-IR-NEXT:    ret <2 x half> [[MIN]]
1257 ;
1258 ; IR-LEGALF16-LABEL: define <2 x half> @basic_fract_v2f16_nonan
1259 ; IR-LEGALF16-SAME: (<2 x half> nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1260 ; IR-LEGALF16-NEXT:  entry:
1261 ; IR-LEGALF16-NEXT:    [[TMP0:%.*]] = extractelement <2 x half> [[X]], i64 0
1262 ; IR-LEGALF16-NEXT:    [[TMP1:%.*]] = extractelement <2 x half> [[X]], i64 1
1263 ; IR-LEGALF16-NEXT:    [[TMP2:%.*]] = call nnan half @llvm.amdgcn.fract.f16(half [[TMP0]])
1264 ; IR-LEGALF16-NEXT:    [[TMP3:%.*]] = call nnan half @llvm.amdgcn.fract.f16(half [[TMP1]])
1265 ; IR-LEGALF16-NEXT:    [[TMP4:%.*]] = insertelement <2 x half> poison, half [[TMP2]], i64 0
1266 ; IR-LEGALF16-NEXT:    [[MIN:%.*]] = insertelement <2 x half> [[TMP4]], half [[TMP3]], i64 1
1267 ; IR-LEGALF16-NEXT:    ret <2 x half> [[MIN]]
1268 ;
1269 ; GFX6-LABEL: basic_fract_v2f16_nonan:
1270 ; GFX6:       ; %bb.0: ; %entry
1271 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1272 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v0, v0
1273 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v1, v1
1274 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v0, v0
1275 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v1, v1
1276 ; GFX6-NEXT:    v_floor_f32_e32 v2, v0
1277 ; GFX6-NEXT:    v_floor_f32_e32 v3, v1
1278 ; GFX6-NEXT:    v_sub_f32_e32 v1, v1, v3
1279 ; GFX6-NEXT:    v_sub_f32_e32 v0, v0, v2
1280 ; GFX6-NEXT:    v_min_f32_e32 v0, 0x3f7fe000, v0
1281 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fe000, v1
1282 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1283 ;
1284 ; GFX7-LABEL: basic_fract_v2f16_nonan:
1285 ; GFX7:       ; %bb.0: ; %entry
1286 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1287 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v0, v0
1288 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v1, v1
1289 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v0, v0
1290 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v1, v1
1291 ; GFX7-NEXT:    v_floor_f32_e32 v2, v0
1292 ; GFX7-NEXT:    v_floor_f32_e32 v3, v1
1293 ; GFX7-NEXT:    v_sub_f32_e32 v1, v1, v3
1294 ; GFX7-NEXT:    v_sub_f32_e32 v0, v0, v2
1295 ; GFX7-NEXT:    v_min_f32_e32 v0, 0x3f7fe000, v0
1296 ; GFX7-NEXT:    v_min_f32_e32 v1, 0x3f7fe000, v1
1297 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1298 ;
1299 ; GFX8-LABEL: basic_fract_v2f16_nonan:
1300 ; GFX8:       ; %bb.0: ; %entry
1301 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1302 ; GFX8-NEXT:    v_fract_f16_e32 v1, v0
1303 ; GFX8-NEXT:    v_fract_f16_sdwa v0, v0 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1
1304 ; GFX8-NEXT:    v_pack_b32_f16 v0, v1, v0
1305 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1306 ;
1307 ; GFX11-LABEL: basic_fract_v2f16_nonan:
1308 ; GFX11:       ; %bb.0: ; %entry
1309 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1310 ; GFX11-NEXT:    v_lshrrev_b32_e32 v1, 16, v0
1311 ; GFX11-NEXT:    v_fract_f16_e32 v0, v0
1312 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_2) | instskip(NEXT) | instid1(VALU_DEP_1)
1313 ; GFX11-NEXT:    v_fract_f16_e32 v1, v1
1314 ; GFX11-NEXT:    v_pack_b32_f16 v0, v0, v1
1315 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1316 entry:
1317   %floor = tail call <2 x half> @llvm.floor.v2f16(<2 x half> %x)
1318   %sub = fsub <2 x half> %x, %floor
1319   %min = tail call <2 x half> @llvm.minnum.v2f16(<2 x half> %sub, <2 x half> <half 0xH3BFF, half 0xH3BFF>)
1320   ret <2 x half> %min
1321 }
1322
1323 define double @basic_fract_f64_nanans(double nofpclass(nan) %x) {
1324 ; GFX6-IR-LABEL: define double @basic_fract_f64_nanans
1325 ; GFX6-IR-SAME: (double nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1326 ; GFX6-IR-NEXT:  entry:
1327 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call double @llvm.floor.f64(double [[X]])
1328 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub double [[X]], [[FLOOR]]
1329 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call double @llvm.minnum.f64(double [[SUB]], double 0x3FEFFFFFFFFFFFFF)
1330 ; GFX6-IR-NEXT:    ret double [[MIN]]
1331 ;
1332 ; IR-FRACT-LABEL: define double @basic_fract_f64_nanans
1333 ; IR-FRACT-SAME: (double nofpclass(nan) [[X:%.*]]) #[[ATTR0]] {
1334 ; IR-FRACT-NEXT:  entry:
1335 ; IR-FRACT-NEXT:    [[MIN:%.*]] = call nnan double @llvm.amdgcn.fract.f64(double [[X]])
1336 ; IR-FRACT-NEXT:    ret double [[MIN]]
1337 ;
1338 ; GFX6-LABEL: basic_fract_f64_nanans:
1339 ; GFX6:       ; %bb.0: ; %entry
1340 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1341 ; GFX6-NEXT:    v_fract_f64_e32 v[2:3], v[0:1]
1342 ; GFX6-NEXT:    v_mov_b32_e32 v4, -1
1343 ; GFX6-NEXT:    v_mov_b32_e32 v5, 0x3fefffff
1344 ; GFX6-NEXT:    v_min_f64 v[2:3], v[2:3], v[4:5]
1345 ; GFX6-NEXT:    v_cmp_class_f64_e64 vcc, v[0:1], 3
1346 ; GFX6-NEXT:    s_mov_b32 s4, -1
1347 ; GFX6-NEXT:    v_cndmask_b32_e32 v2, v2, v0, vcc
1348 ; GFX6-NEXT:    v_cndmask_b32_e32 v3, v3, v1, vcc
1349 ; GFX6-NEXT:    v_add_f64 v[2:3], v[0:1], -v[2:3]
1350 ; GFX6-NEXT:    s_mov_b32 s5, 0x3fefffff
1351 ; GFX6-NEXT:    v_add_f64 v[0:1], v[0:1], -v[2:3]
1352 ; GFX6-NEXT:    v_min_f64 v[0:1], v[0:1], s[4:5]
1353 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1354 ;
1355 ; GFX7-LABEL: basic_fract_f64_nanans:
1356 ; GFX7:       ; %bb.0: ; %entry
1357 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1358 ; GFX7-NEXT:    v_fract_f64_e32 v[0:1], v[0:1]
1359 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1360 ;
1361 ; GFX8-LABEL: basic_fract_f64_nanans:
1362 ; GFX8:       ; %bb.0: ; %entry
1363 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1364 ; GFX8-NEXT:    v_fract_f64_e32 v[0:1], v[0:1]
1365 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1366 ;
1367 ; GFX11-LABEL: basic_fract_f64_nanans:
1368 ; GFX11:       ; %bb.0: ; %entry
1369 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1370 ; GFX11-NEXT:    v_fract_f64_e32 v[0:1], v[0:1]
1371 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1372 entry:
1373   %floor = tail call double @llvm.floor.f64(double %x)
1374   %sub = fsub double %x, %floor
1375   %min = tail call double @llvm.minnum.f64(double %sub, double 0x3FEFFFFFFFFFFFFF)
1376   ret double %min
1377 }
1378
1379 define half @safe_math_fract_f16_noinf_check(half %x, ptr addrspace(1) nocapture writeonly %ip) {
1380 ; GFX6-IR-LABEL: define half @safe_math_fract_f16_noinf_check
1381 ; GFX6-IR-SAME: (half [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1382 ; GFX6-IR-NEXT:  entry:
1383 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1384 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub half [[X]], [[FLOOR]]
1385 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call half @llvm.minnum.f16(half [[SUB]], half 0xH3BFF)
1386 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno half [[X]], 0xH0000
1387 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], half [[X]], half [[MIN]]
1388 ; GFX6-IR-NEXT:    store half [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1389 ; GFX6-IR-NEXT:    ret half [[COND]]
1390 ;
1391 ; GFX7-IR-LABEL: define half @safe_math_fract_f16_noinf_check
1392 ; GFX7-IR-SAME: (half [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1393 ; GFX7-IR-NEXT:  entry:
1394 ; GFX7-IR-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1395 ; GFX7-IR-NEXT:    [[SUB:%.*]] = fsub half [[X]], [[FLOOR]]
1396 ; GFX7-IR-NEXT:    [[MIN:%.*]] = tail call half @llvm.minnum.f16(half [[SUB]], half 0xH3BFF)
1397 ; GFX7-IR-NEXT:    [[UNO:%.*]] = fcmp uno half [[X]], 0xH0000
1398 ; GFX7-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], half [[X]], half [[MIN]]
1399 ; GFX7-IR-NEXT:    store half [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1400 ; GFX7-IR-NEXT:    ret half [[COND]]
1401 ;
1402 ; IR-LEGALF16-LABEL: define half @safe_math_fract_f16_noinf_check
1403 ; IR-LEGALF16-SAME: (half [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1404 ; IR-LEGALF16-NEXT:  entry:
1405 ; IR-LEGALF16-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1406 ; IR-LEGALF16-NEXT:    [[COND:%.*]] = call half @llvm.amdgcn.fract.f16(half [[X]])
1407 ; IR-LEGALF16-NEXT:    store half [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1408 ; IR-LEGALF16-NEXT:    ret half [[COND]]
1409 ;
1410 ; GFX6-LABEL: safe_math_fract_f16_noinf_check:
1411 ; GFX6:       ; %bb.0: ; %entry
1412 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1413 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v0, v0
1414 ; GFX6-NEXT:    s_mov_b32 s6, 0
1415 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
1416 ; GFX6-NEXT:    s_mov_b32 s4, s6
1417 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v0, v0
1418 ; GFX6-NEXT:    s_mov_b32 s5, s6
1419 ; GFX6-NEXT:    v_floor_f32_e32 v3, v0
1420 ; GFX6-NEXT:    v_sub_f32_e32 v4, v0, v3
1421 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v3, v3
1422 ; GFX6-NEXT:    v_min_f32_e32 v4, 0x3f7fe000, v4
1423 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1424 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v4, v0, vcc
1425 ; GFX6-NEXT:    buffer_store_short v3, v[1:2], s[4:7], 0 addr64
1426 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
1427 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1428 ;
1429 ; GFX7-LABEL: safe_math_fract_f16_noinf_check:
1430 ; GFX7:       ; %bb.0: ; %entry
1431 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1432 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v0, v0
1433 ; GFX7-NEXT:    s_mov_b32 s6, 0
1434 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
1435 ; GFX7-NEXT:    s_mov_b32 s4, s6
1436 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v0, v0
1437 ; GFX7-NEXT:    s_mov_b32 s5, s6
1438 ; GFX7-NEXT:    v_floor_f32_e32 v3, v0
1439 ; GFX7-NEXT:    v_sub_f32_e32 v4, v0, v3
1440 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v3, v3
1441 ; GFX7-NEXT:    v_min_f32_e32 v4, 0x3f7fe000, v4
1442 ; GFX7-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1443 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, v4, v0, vcc
1444 ; GFX7-NEXT:    buffer_store_short v3, v[1:2], s[4:7], 0 addr64
1445 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
1446 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1447 ;
1448 ; GFX8-LABEL: safe_math_fract_f16_noinf_check:
1449 ; GFX8:       ; %bb.0: ; %entry
1450 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1451 ; GFX8-NEXT:    v_floor_f16_e32 v3, v0
1452 ; GFX8-NEXT:    v_fract_f16_e32 v0, v0
1453 ; GFX8-NEXT:    global_store_short v[1:2], v3, off
1454 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
1455 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1456 ;
1457 ; GFX11-LABEL: safe_math_fract_f16_noinf_check:
1458 ; GFX11:       ; %bb.0: ; %entry
1459 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1460 ; GFX11-NEXT:    v_floor_f16_e32 v3, v0
1461 ; GFX11-NEXT:    v_fract_f16_e32 v0, v0
1462 ; GFX11-NEXT:    global_store_b16 v[1:2], v3, off
1463 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1464 entry:
1465   %floor = tail call half @llvm.floor.f16(half %x)
1466   %sub = fsub half %x, %floor
1467   %min = tail call half @llvm.minnum.f16(half %sub, half 0xH3BFF)
1468   %uno = fcmp uno half %x, 0.000000e+00
1469   %cond = select i1 %uno, half %x, half %min
1470   store half %floor, ptr addrspace(1) %ip, align 4
1471   ret half %cond
1472 }
1473
1474 define double @safe_math_fract_f64_noinf_check(double %x, ptr addrspace(1) nocapture writeonly %ip) {
1475 ; GFX6-IR-LABEL: define double @safe_math_fract_f64_noinf_check
1476 ; GFX6-IR-SAME: (double [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1477 ; GFX6-IR-NEXT:  entry:
1478 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call double @llvm.floor.f64(double [[X]])
1479 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub double [[X]], [[FLOOR]]
1480 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call double @llvm.minnum.f64(double [[SUB]], double 0x3FEFFFFFFFFFFFFF)
1481 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno double [[X]], 0.000000e+00
1482 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], double [[X]], double [[MIN]]
1483 ; GFX6-IR-NEXT:    store double [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1484 ; GFX6-IR-NEXT:    ret double [[COND]]
1485 ;
1486 ; IR-FRACT-LABEL: define double @safe_math_fract_f64_noinf_check
1487 ; IR-FRACT-SAME: (double [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1488 ; IR-FRACT-NEXT:  entry:
1489 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call double @llvm.floor.f64(double [[X]])
1490 ; IR-FRACT-NEXT:    [[COND:%.*]] = call double @llvm.amdgcn.fract.f64(double [[X]])
1491 ; IR-FRACT-NEXT:    store double [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1492 ; IR-FRACT-NEXT:    ret double [[COND]]
1493 ;
1494 ; GFX6-LABEL: safe_math_fract_f64_noinf_check:
1495 ; GFX6:       ; %bb.0: ; %entry
1496 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1497 ; GFX6-NEXT:    v_fract_f64_e32 v[4:5], v[0:1]
1498 ; GFX6-NEXT:    v_mov_b32_e32 v6, -1
1499 ; GFX6-NEXT:    v_mov_b32_e32 v7, 0x3fefffff
1500 ; GFX6-NEXT:    v_min_f64 v[4:5], v[4:5], v[6:7]
1501 ; GFX6-NEXT:    v_cmp_class_f64_e64 vcc, v[0:1], 3
1502 ; GFX6-NEXT:    s_mov_b32 s8, -1
1503 ; GFX6-NEXT:    v_cndmask_b32_e32 v4, v4, v0, vcc
1504 ; GFX6-NEXT:    v_cndmask_b32_e32 v5, v5, v1, vcc
1505 ; GFX6-NEXT:    v_add_f64 v[4:5], v[0:1], -v[4:5]
1506 ; GFX6-NEXT:    s_mov_b32 s9, 0x3fefffff
1507 ; GFX6-NEXT:    v_add_f64 v[6:7], v[0:1], -v[4:5]
1508 ; GFX6-NEXT:    v_cmp_u_f64_e32 vcc, v[0:1], v[0:1]
1509 ; GFX6-NEXT:    v_min_f64 v[6:7], v[6:7], s[8:9]
1510 ; GFX6-NEXT:    s_mov_b32 s6, 0
1511 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
1512 ; GFX6-NEXT:    s_mov_b32 s4, s6
1513 ; GFX6-NEXT:    s_mov_b32 s5, s6
1514 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v6, v0, vcc
1515 ; GFX6-NEXT:    v_cndmask_b32_e32 v1, v7, v1, vcc
1516 ; GFX6-NEXT:    buffer_store_dwordx2 v[4:5], v[2:3], s[4:7], 0 addr64
1517 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
1518 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1519 ;
1520 ; GFX7-LABEL: safe_math_fract_f64_noinf_check:
1521 ; GFX7:       ; %bb.0: ; %entry
1522 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1523 ; GFX7-NEXT:    v_floor_f64_e32 v[4:5], v[0:1]
1524 ; GFX7-NEXT:    v_fract_f64_e32 v[0:1], v[0:1]
1525 ; GFX7-NEXT:    s_mov_b32 s6, 0
1526 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
1527 ; GFX7-NEXT:    s_mov_b32 s4, s6
1528 ; GFX7-NEXT:    s_mov_b32 s5, s6
1529 ; GFX7-NEXT:    buffer_store_dwordx2 v[4:5], v[2:3], s[4:7], 0 addr64
1530 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
1531 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1532 ;
1533 ; GFX8-LABEL: safe_math_fract_f64_noinf_check:
1534 ; GFX8:       ; %bb.0: ; %entry
1535 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1536 ; GFX8-NEXT:    v_floor_f64_e32 v[4:5], v[0:1]
1537 ; GFX8-NEXT:    v_fract_f64_e32 v[0:1], v[0:1]
1538 ; GFX8-NEXT:    global_store_dwordx2 v[2:3], v[4:5], off
1539 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
1540 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1541 ;
1542 ; GFX11-LABEL: safe_math_fract_f64_noinf_check:
1543 ; GFX11:       ; %bb.0: ; %entry
1544 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1545 ; GFX11-NEXT:    v_floor_f64_e32 v[4:5], v[0:1]
1546 ; GFX11-NEXT:    v_fract_f64_e32 v[0:1], v[0:1]
1547 ; GFX11-NEXT:    global_store_b64 v[2:3], v[4:5], off
1548 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1549 entry:
1550   %floor = tail call double @llvm.floor.f64(double %x)
1551   %sub = fsub double %x, %floor
1552   %min = tail call double @llvm.minnum.f64(double %sub, double 0x3FEFFFFFFFFFFFFF)
1553   %uno = fcmp uno double %x, 0.000000e+00
1554   %cond = select i1 %uno, double %x, double %min
1555   store double %floor, ptr addrspace(1) %ip, align 4
1556   ret double %cond
1557 }
1558
1559 define float @select_nan_fract_f32_flags_select(float %x) {
1560 ; GFX6-IR-LABEL: define float @select_nan_fract_f32_flags_select
1561 ; GFX6-IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1562 ; GFX6-IR-NEXT:  entry:
1563 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
1564 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
1565 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
1566 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0.000000e+00
1567 ; GFX6-IR-NEXT:    [[COND:%.*]] = select nsz i1 [[UNO]], float [[X]], float [[MIN]]
1568 ; GFX6-IR-NEXT:    ret float [[COND]]
1569 ;
1570 ; IR-FRACT-LABEL: define float @select_nan_fract_f32_flags_select
1571 ; IR-FRACT-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1572 ; IR-FRACT-NEXT:  entry:
1573 ; IR-FRACT-NEXT:    [[COND:%.*]] = call nsz float @llvm.amdgcn.fract.f32(float [[X]])
1574 ; IR-FRACT-NEXT:    ret float [[COND]]
1575 ;
1576 ; GFX6-LABEL: select_nan_fract_f32_flags_select:
1577 ; GFX6:       ; %bb.0: ; %entry
1578 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1579 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
1580 ; GFX6-NEXT:    v_sub_f32_e32 v1, v0, v1
1581 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1582 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1583 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v1, v0, vcc
1584 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1585 ;
1586 ; GFX7-LABEL: select_nan_fract_f32_flags_select:
1587 ; GFX7:       ; %bb.0: ; %entry
1588 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1589 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
1590 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1591 ;
1592 ; GFX8-LABEL: select_nan_fract_f32_flags_select:
1593 ; GFX8:       ; %bb.0: ; %entry
1594 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1595 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
1596 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1597 ;
1598 ; GFX11-LABEL: select_nan_fract_f32_flags_select:
1599 ; GFX11:       ; %bb.0: ; %entry
1600 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1601 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
1602 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1603 entry:
1604   %floor = tail call float @llvm.floor.f32(float %x)
1605   %sub = fsub float %x, %floor
1606   %min = tail call float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
1607   %uno = fcmp uno float %x, 0.000000e+00
1608   %cond = select nsz i1 %uno, float %x, float %min
1609   ret float %cond
1610 }
1611
1612 define float @select_nan_fract_f32_flags_minnum(float %x) {
1613 ; GFX6-IR-LABEL: define float @select_nan_fract_f32_flags_minnum
1614 ; GFX6-IR-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1615 ; GFX6-IR-NEXT:  entry:
1616 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call float @llvm.floor.f32(float [[X]])
1617 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub float [[X]], [[FLOOR]]
1618 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call nsz float @llvm.minnum.f32(float [[SUB]], float 0x3FEFFFFFE0000000)
1619 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno float [[X]], 0.000000e+00
1620 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], float [[X]], float [[MIN]]
1621 ; GFX6-IR-NEXT:    ret float [[COND]]
1622 ;
1623 ; IR-FRACT-LABEL: define float @select_nan_fract_f32_flags_minnum
1624 ; IR-FRACT-SAME: (float [[X:%.*]]) #[[ATTR0]] {
1625 ; IR-FRACT-NEXT:  entry:
1626 ; IR-FRACT-NEXT:    [[COND:%.*]] = call float @llvm.amdgcn.fract.f32(float [[X]])
1627 ; IR-FRACT-NEXT:    ret float [[COND]]
1628 ;
1629 ; GFX6-LABEL: select_nan_fract_f32_flags_minnum:
1630 ; GFX6:       ; %bb.0: ; %entry
1631 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1632 ; GFX6-NEXT:    v_floor_f32_e32 v1, v0
1633 ; GFX6-NEXT:    v_sub_f32_e32 v1, v0, v1
1634 ; GFX6-NEXT:    v_min_f32_e32 v1, 0x3f7fffff, v1
1635 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1636 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, v1, v0, vcc
1637 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1638 ;
1639 ; GFX7-LABEL: select_nan_fract_f32_flags_minnum:
1640 ; GFX7:       ; %bb.0: ; %entry
1641 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1642 ; GFX7-NEXT:    v_fract_f32_e32 v0, v0
1643 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1644 ;
1645 ; GFX8-LABEL: select_nan_fract_f32_flags_minnum:
1646 ; GFX8:       ; %bb.0: ; %entry
1647 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1648 ; GFX8-NEXT:    v_fract_f32_e32 v0, v0
1649 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1650 ;
1651 ; GFX11-LABEL: select_nan_fract_f32_flags_minnum:
1652 ; GFX11:       ; %bb.0: ; %entry
1653 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1654 ; GFX11-NEXT:    v_fract_f32_e32 v0, v0
1655 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1656 entry:
1657   %floor = tail call float @llvm.floor.f32(float %x)
1658   %sub = fsub float %x, %floor
1659   %min = tail call nsz float @llvm.minnum.f32(float %sub, float 0x3FEFFFFFE0000000)
1660   %uno = fcmp uno float %x, 0.000000e+00
1661   %cond = select i1 %uno, float %x, float %min
1662   ret float %cond
1663 }
1664
1665 define <2 x float> @safe_math_fract_v2f32(<2 x float> %x, ptr addrspace(1) nocapture writeonly %ip) {
1666 ; GFX6-IR-LABEL: define <2 x float> @safe_math_fract_v2f32
1667 ; GFX6-IR-SAME: (<2 x float> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1668 ; GFX6-IR-NEXT:  entry:
1669 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x float> @llvm.floor.v2f32(<2 x float> [[X]])
1670 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub <2 x float> [[X]], [[FLOOR]]
1671 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call <2 x float> @llvm.minnum.v2f32(<2 x float> [[SUB]], <2 x float> <float 0x3FEFFFFFE0000000, float 0x3FEFFFFFE0000000>)
1672 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno <2 x float> [[X]], zeroinitializer
1673 ; GFX6-IR-NEXT:    [[COND:%.*]] = select <2 x i1> [[UNO]], <2 x float> [[X]], <2 x float> [[MIN]]
1674 ; GFX6-IR-NEXT:    [[FABS:%.*]] = tail call <2 x float> @llvm.fabs.v2f32(<2 x float> [[X]])
1675 ; GFX6-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x float> [[FABS]], <float 0x7FF0000000000000, float 0x7FF0000000000000>
1676 ; GFX6-IR-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x float> zeroinitializer, <2 x float> [[COND]]
1677 ; GFX6-IR-NEXT:    store <2 x float> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1678 ; GFX6-IR-NEXT:    ret <2 x float> [[COND6]]
1679 ;
1680 ; IR-FRACT-LABEL: define <2 x float> @safe_math_fract_v2f32
1681 ; IR-FRACT-SAME: (<2 x float> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1682 ; IR-FRACT-NEXT:  entry:
1683 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call <2 x float> @llvm.floor.v2f32(<2 x float> [[X]])
1684 ; IR-FRACT-NEXT:    [[TMP0:%.*]] = extractelement <2 x float> [[X]], i64 0
1685 ; IR-FRACT-NEXT:    [[TMP1:%.*]] = extractelement <2 x float> [[X]], i64 1
1686 ; IR-FRACT-NEXT:    [[TMP2:%.*]] = call float @llvm.amdgcn.fract.f32(float [[TMP0]])
1687 ; IR-FRACT-NEXT:    [[TMP3:%.*]] = call float @llvm.amdgcn.fract.f32(float [[TMP1]])
1688 ; IR-FRACT-NEXT:    [[TMP4:%.*]] = insertelement <2 x float> poison, float [[TMP2]], i64 0
1689 ; IR-FRACT-NEXT:    [[COND:%.*]] = insertelement <2 x float> [[TMP4]], float [[TMP3]], i64 1
1690 ; IR-FRACT-NEXT:    [[FABS:%.*]] = tail call <2 x float> @llvm.fabs.v2f32(<2 x float> [[X]])
1691 ; IR-FRACT-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x float> [[FABS]], <float 0x7FF0000000000000, float 0x7FF0000000000000>
1692 ; IR-FRACT-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x float> zeroinitializer, <2 x float> [[COND]]
1693 ; IR-FRACT-NEXT:    store <2 x float> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1694 ; IR-FRACT-NEXT:    ret <2 x float> [[COND6]]
1695 ;
1696 ; GFX6-LABEL: safe_math_fract_v2f32:
1697 ; GFX6:       ; %bb.0: ; %entry
1698 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1699 ; GFX6-NEXT:    v_floor_f32_e32 v5, v1
1700 ; GFX6-NEXT:    v_floor_f32_e32 v4, v0
1701 ; GFX6-NEXT:    v_sub_f32_e32 v6, v1, v5
1702 ; GFX6-NEXT:    v_sub_f32_e32 v7, v0, v4
1703 ; GFX6-NEXT:    v_min_f32_e32 v6, 0x3f7fffff, v6
1704 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v1, v1
1705 ; GFX6-NEXT:    v_min_f32_e32 v7, 0x3f7fffff, v7
1706 ; GFX6-NEXT:    v_cndmask_b32_e32 v6, v6, v1, vcc
1707 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v0, v0
1708 ; GFX6-NEXT:    v_mov_b32_e32 v8, 0x204
1709 ; GFX6-NEXT:    v_cndmask_b32_e32 v7, v7, v0, vcc
1710 ; GFX6-NEXT:    v_cmp_class_f32_e32 vcc, v0, v8
1711 ; GFX6-NEXT:    s_mov_b32 s6, 0
1712 ; GFX6-NEXT:    v_cndmask_b32_e64 v0, v7, 0, vcc
1713 ; GFX6-NEXT:    v_cmp_class_f32_e32 vcc, v1, v8
1714 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
1715 ; GFX6-NEXT:    s_mov_b32 s4, s6
1716 ; GFX6-NEXT:    s_mov_b32 s5, s6
1717 ; GFX6-NEXT:    v_cndmask_b32_e64 v1, v6, 0, vcc
1718 ; GFX6-NEXT:    buffer_store_dwordx2 v[4:5], v[2:3], s[4:7], 0 addr64
1719 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
1720 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1721 ;
1722 ; GFX7-LABEL: safe_math_fract_v2f32:
1723 ; GFX7:       ; %bb.0: ; %entry
1724 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1725 ; GFX7-NEXT:    v_mov_b32_e32 v8, 0x204
1726 ; GFX7-NEXT:    v_fract_f32_e32 v6, v0
1727 ; GFX7-NEXT:    v_cmp_class_f32_e32 vcc, v0, v8
1728 ; GFX7-NEXT:    s_mov_b32 s6, 0
1729 ; GFX7-NEXT:    v_floor_f32_e32 v4, v0
1730 ; GFX7-NEXT:    v_fract_f32_e32 v7, v1
1731 ; GFX7-NEXT:    v_cndmask_b32_e64 v0, v6, 0, vcc
1732 ; GFX7-NEXT:    v_cmp_class_f32_e32 vcc, v1, v8
1733 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
1734 ; GFX7-NEXT:    s_mov_b32 s4, s6
1735 ; GFX7-NEXT:    s_mov_b32 s5, s6
1736 ; GFX7-NEXT:    v_floor_f32_e32 v5, v1
1737 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, v7, 0, vcc
1738 ; GFX7-NEXT:    buffer_store_dwordx2 v[4:5], v[2:3], s[4:7], 0 addr64
1739 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
1740 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1741 ;
1742 ; GFX8-LABEL: safe_math_fract_v2f32:
1743 ; GFX8:       ; %bb.0: ; %entry
1744 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1745 ; GFX8-NEXT:    v_mov_b32_e32 v8, 0x204
1746 ; GFX8-NEXT:    v_fract_f32_e32 v6, v0
1747 ; GFX8-NEXT:    v_cmp_class_f32_e32 vcc, v0, v8
1748 ; GFX8-NEXT:    v_floor_f32_e32 v4, v0
1749 ; GFX8-NEXT:    v_fract_f32_e32 v7, v1
1750 ; GFX8-NEXT:    v_cndmask_b32_e64 v0, v6, 0, vcc
1751 ; GFX8-NEXT:    v_cmp_class_f32_e32 vcc, v1, v8
1752 ; GFX8-NEXT:    v_floor_f32_e32 v5, v1
1753 ; GFX8-NEXT:    v_cndmask_b32_e64 v1, v7, 0, vcc
1754 ; GFX8-NEXT:    global_store_dwordx2 v[2:3], v[4:5], off
1755 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
1756 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1757 ;
1758 ; GFX11-LABEL: safe_math_fract_v2f32:
1759 ; GFX11:       ; %bb.0: ; %entry
1760 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1761 ; GFX11-NEXT:    v_fract_f32_e32 v6, v0
1762 ; GFX11-NEXT:    v_cmp_class_f32_e64 s0, v0, 0x204
1763 ; GFX11-NEXT:    v_fract_f32_e32 v7, v1
1764 ; GFX11-NEXT:    v_floor_f32_e32 v4, v0
1765 ; GFX11-NEXT:    v_floor_f32_e32 v5, v1
1766 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_4)
1767 ; GFX11-NEXT:    v_cndmask_b32_e64 v0, v6, 0, s0
1768 ; GFX11-NEXT:    v_cmp_class_f32_e64 s0, v1, 0x204
1769 ; GFX11-NEXT:    global_store_b64 v[2:3], v[4:5], off
1770 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, v7, 0, s0
1771 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1772 entry:
1773   %floor = tail call <2 x float> @llvm.floor.v2f32(<2 x float> %x)
1774   %sub = fsub <2 x float> %x, %floor
1775   %min = tail call <2 x float> @llvm.minnum.v2f32(<2 x float> %sub, <2 x float> <float 0x3FEFFFFFE0000000, float 0x3FEFFFFFE0000000>)
1776   %uno = fcmp uno <2 x float> %x, zeroinitializer
1777   %cond = select <2 x i1> %uno, <2 x float> %x, <2 x float> %min
1778   %fabs = tail call <2 x float> @llvm.fabs.v2f32(<2 x float> %x)
1779   %cmpinf = fcmp oeq <2 x float> %fabs, <float 0x7FF0000000000000, float 0x7FF0000000000000>
1780   %cond6 = select <2 x i1> %cmpinf, <2 x float> zeroinitializer, <2 x float> %cond
1781   store <2 x float> %floor, ptr addrspace(1) %ip, align 4
1782   ret <2 x float> %cond6
1783 }
1784
1785 define double @safe_math_fract_f64(double %x, ptr addrspace(1) nocapture writeonly %ip) {
1786 ; GFX6-IR-LABEL: define double @safe_math_fract_f64
1787 ; GFX6-IR-SAME: (double [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1788 ; GFX6-IR-NEXT:  entry:
1789 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call double @llvm.floor.f64(double [[X]])
1790 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub double [[X]], [[FLOOR]]
1791 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call double @llvm.minnum.f64(double [[SUB]], double 0x3FEFFFFFFFFFFFFF)
1792 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno double [[X]], 0.000000e+00
1793 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], double [[X]], double [[MIN]]
1794 ; GFX6-IR-NEXT:    [[FABS:%.*]] = tail call double @llvm.fabs.f64(double [[X]])
1795 ; GFX6-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq double [[FABS]], 0x7FF0000000000000
1796 ; GFX6-IR-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], double 0.000000e+00, double [[COND]]
1797 ; GFX6-IR-NEXT:    store double [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1798 ; GFX6-IR-NEXT:    ret double [[COND6]]
1799 ;
1800 ; IR-FRACT-LABEL: define double @safe_math_fract_f64
1801 ; IR-FRACT-SAME: (double [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1802 ; IR-FRACT-NEXT:  entry:
1803 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call double @llvm.floor.f64(double [[X]])
1804 ; IR-FRACT-NEXT:    [[COND:%.*]] = call double @llvm.amdgcn.fract.f64(double [[X]])
1805 ; IR-FRACT-NEXT:    [[FABS:%.*]] = tail call double @llvm.fabs.f64(double [[X]])
1806 ; IR-FRACT-NEXT:    [[CMPINF:%.*]] = fcmp oeq double [[FABS]], 0x7FF0000000000000
1807 ; IR-FRACT-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], double 0.000000e+00, double [[COND]]
1808 ; IR-FRACT-NEXT:    store double [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1809 ; IR-FRACT-NEXT:    ret double [[COND6]]
1810 ;
1811 ; GFX6-LABEL: safe_math_fract_f64:
1812 ; GFX6:       ; %bb.0: ; %entry
1813 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1814 ; GFX6-NEXT:    v_fract_f64_e32 v[4:5], v[0:1]
1815 ; GFX6-NEXT:    v_mov_b32_e32 v6, -1
1816 ; GFX6-NEXT:    v_mov_b32_e32 v7, 0x3fefffff
1817 ; GFX6-NEXT:    v_min_f64 v[4:5], v[4:5], v[6:7]
1818 ; GFX6-NEXT:    v_cmp_class_f64_e64 vcc, v[0:1], 3
1819 ; GFX6-NEXT:    s_mov_b32 s8, -1
1820 ; GFX6-NEXT:    v_cndmask_b32_e32 v4, v4, v0, vcc
1821 ; GFX6-NEXT:    v_cndmask_b32_e32 v5, v5, v1, vcc
1822 ; GFX6-NEXT:    v_add_f64 v[4:5], v[0:1], -v[4:5]
1823 ; GFX6-NEXT:    s_mov_b32 s9, 0x3fefffff
1824 ; GFX6-NEXT:    v_add_f64 v[6:7], v[0:1], -v[4:5]
1825 ; GFX6-NEXT:    v_cmp_u_f64_e32 vcc, v[0:1], v[0:1]
1826 ; GFX6-NEXT:    v_min_f64 v[6:7], v[6:7], s[8:9]
1827 ; GFX6-NEXT:    s_mov_b32 s8, 0
1828 ; GFX6-NEXT:    s_mov_b32 s9, 0x7ff00000
1829 ; GFX6-NEXT:    v_cndmask_b32_e32 v7, v7, v1, vcc
1830 ; GFX6-NEXT:    v_cndmask_b32_e32 v6, v6, v0, vcc
1831 ; GFX6-NEXT:    v_cmp_neq_f64_e64 vcc, |v[0:1]|, s[8:9]
1832 ; GFX6-NEXT:    s_mov_b32 s6, 0
1833 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
1834 ; GFX6-NEXT:    s_mov_b32 s4, s6
1835 ; GFX6-NEXT:    s_mov_b32 s5, s6
1836 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, 0, v6, vcc
1837 ; GFX6-NEXT:    v_cndmask_b32_e32 v1, 0, v7, vcc
1838 ; GFX6-NEXT:    buffer_store_dwordx2 v[4:5], v[2:3], s[4:7], 0 addr64
1839 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
1840 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1841 ;
1842 ; GFX7-LABEL: safe_math_fract_f64:
1843 ; GFX7:       ; %bb.0: ; %entry
1844 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1845 ; GFX7-NEXT:    s_mov_b32 s4, 0
1846 ; GFX7-NEXT:    s_mov_b32 s5, 0x7ff00000
1847 ; GFX7-NEXT:    v_fract_f64_e32 v[4:5], v[0:1]
1848 ; GFX7-NEXT:    v_cmp_neq_f64_e64 vcc, |v[0:1]|, s[4:5]
1849 ; GFX7-NEXT:    v_floor_f64_e32 v[6:7], v[0:1]
1850 ; GFX7-NEXT:    s_mov_b32 s6, 0
1851 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
1852 ; GFX7-NEXT:    s_mov_b32 s4, s6
1853 ; GFX7-NEXT:    s_mov_b32 s5, s6
1854 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
1855 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, 0, v5, vcc
1856 ; GFX7-NEXT:    buffer_store_dwordx2 v[6:7], v[2:3], s[4:7], 0 addr64
1857 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
1858 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1859 ;
1860 ; GFX8-LABEL: safe_math_fract_f64:
1861 ; GFX8:       ; %bb.0: ; %entry
1862 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1863 ; GFX8-NEXT:    s_mov_b32 s4, 0
1864 ; GFX8-NEXT:    s_mov_b32 s5, 0x7ff00000
1865 ; GFX8-NEXT:    v_fract_f64_e32 v[4:5], v[0:1]
1866 ; GFX8-NEXT:    v_cmp_neq_f64_e64 vcc, |v[0:1]|, s[4:5]
1867 ; GFX8-NEXT:    v_floor_f64_e32 v[6:7], v[0:1]
1868 ; GFX8-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
1869 ; GFX8-NEXT:    v_cndmask_b32_e32 v1, 0, v5, vcc
1870 ; GFX8-NEXT:    global_store_dwordx2 v[2:3], v[6:7], off
1871 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
1872 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1873 ;
1874 ; GFX11-LABEL: safe_math_fract_f64:
1875 ; GFX11:       ; %bb.0: ; %entry
1876 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1877 ; GFX11-NEXT:    v_fract_f64_e32 v[4:5], v[0:1]
1878 ; GFX11-NEXT:    v_cmp_neq_f64_e64 vcc_lo, 0x7ff00000, |v[0:1]|
1879 ; GFX11-NEXT:    v_floor_f64_e32 v[6:7], v[0:1]
1880 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3)
1881 ; GFX11-NEXT:    v_dual_cndmask_b32 v0, 0, v4 :: v_dual_cndmask_b32 v1, 0, v5
1882 ; GFX11-NEXT:    global_store_b64 v[2:3], v[6:7], off
1883 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
1884 entry:
1885   %floor = tail call double @llvm.floor.f64(double %x)
1886   %sub = fsub double %x, %floor
1887   %min = tail call double @llvm.minnum.f64(double %sub, double 0x3FEFFFFFFFFFFFFF)
1888   %uno = fcmp uno double %x, 0.000000e+00
1889   %cond = select i1 %uno, double %x, double %min
1890   %fabs = tail call double @llvm.fabs.f64(double %x)
1891   %cmpinf = fcmp oeq double %fabs, 0x7FF0000000000000
1892   %cond6 = select i1 %cmpinf, double 0.000000e+00, double %cond
1893   store double %floor, ptr addrspace(1) %ip, align 4
1894   ret double %cond6
1895 }
1896
1897 define half @safe_math_fract_f16(half %x, ptr addrspace(1) nocapture writeonly %ip) {
1898 ; GFX6-IR-LABEL: define half @safe_math_fract_f16
1899 ; GFX6-IR-SAME: (half [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1900 ; GFX6-IR-NEXT:  entry:
1901 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1902 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub half [[X]], [[FLOOR]]
1903 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call half @llvm.minnum.f16(half [[SUB]], half 0xH3BFF)
1904 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno half [[X]], 0xH0000
1905 ; GFX6-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], half [[X]], half [[MIN]]
1906 ; GFX6-IR-NEXT:    [[FABS:%.*]] = tail call half @llvm.fabs.f16(half [[X]])
1907 ; GFX6-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq half [[FABS]], 0xH7C00
1908 ; GFX6-IR-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], half 0xH0000, half [[COND]]
1909 ; GFX6-IR-NEXT:    store half [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1910 ; GFX6-IR-NEXT:    ret half [[COND6]]
1911 ;
1912 ; GFX7-IR-LABEL: define half @safe_math_fract_f16
1913 ; GFX7-IR-SAME: (half [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1914 ; GFX7-IR-NEXT:  entry:
1915 ; GFX7-IR-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1916 ; GFX7-IR-NEXT:    [[SUB:%.*]] = fsub half [[X]], [[FLOOR]]
1917 ; GFX7-IR-NEXT:    [[MIN:%.*]] = tail call half @llvm.minnum.f16(half [[SUB]], half 0xH3BFF)
1918 ; GFX7-IR-NEXT:    [[UNO:%.*]] = fcmp uno half [[X]], 0xH0000
1919 ; GFX7-IR-NEXT:    [[COND:%.*]] = select i1 [[UNO]], half [[X]], half [[MIN]]
1920 ; GFX7-IR-NEXT:    [[FABS:%.*]] = tail call half @llvm.fabs.f16(half [[X]])
1921 ; GFX7-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq half [[FABS]], 0xH7C00
1922 ; GFX7-IR-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], half 0xH0000, half [[COND]]
1923 ; GFX7-IR-NEXT:    store half [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1924 ; GFX7-IR-NEXT:    ret half [[COND6]]
1925 ;
1926 ; IR-LEGALF16-LABEL: define half @safe_math_fract_f16
1927 ; IR-LEGALF16-SAME: (half [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
1928 ; IR-LEGALF16-NEXT:  entry:
1929 ; IR-LEGALF16-NEXT:    [[FLOOR:%.*]] = tail call half @llvm.floor.f16(half [[X]])
1930 ; IR-LEGALF16-NEXT:    [[COND:%.*]] = call half @llvm.amdgcn.fract.f16(half [[X]])
1931 ; IR-LEGALF16-NEXT:    [[FABS:%.*]] = tail call half @llvm.fabs.f16(half [[X]])
1932 ; IR-LEGALF16-NEXT:    [[CMPINF:%.*]] = fcmp oeq half [[FABS]], 0xH7C00
1933 ; IR-LEGALF16-NEXT:    [[COND6:%.*]] = select i1 [[CMPINF]], half 0xH0000, half [[COND]]
1934 ; IR-LEGALF16-NEXT:    store half [[FLOOR]], ptr addrspace(1) [[IP]], align 4
1935 ; IR-LEGALF16-NEXT:    ret half [[COND6]]
1936 ;
1937 ; GFX6-LABEL: safe_math_fract_f16:
1938 ; GFX6:       ; %bb.0: ; %entry
1939 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1940 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v0, v0
1941 ; GFX6-NEXT:    s_movk_i32 s8, 0x7c00
1942 ; GFX6-NEXT:    s_mov_b32 s6, 0
1943 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
1944 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v3, v0
1945 ; GFX6-NEXT:    v_and_b32_e32 v0, 0x7fff, v0
1946 ; GFX6-NEXT:    s_mov_b32 s4, s6
1947 ; GFX6-NEXT:    s_mov_b32 s5, s6
1948 ; GFX6-NEXT:    v_floor_f32_e32 v4, v3
1949 ; GFX6-NEXT:    v_sub_f32_e32 v5, v3, v4
1950 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v4, v4
1951 ; GFX6-NEXT:    v_min_f32_e32 v5, 0x3f7fe000, v5
1952 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v3, v3
1953 ; GFX6-NEXT:    v_cndmask_b32_e32 v3, v5, v3, vcc
1954 ; GFX6-NEXT:    v_cmp_ne_u32_e32 vcc, s8, v0
1955 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, 0, v3, vcc
1956 ; GFX6-NEXT:    buffer_store_short v4, v[1:2], s[4:7], 0 addr64
1957 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
1958 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
1959 ;
1960 ; GFX7-LABEL: safe_math_fract_f16:
1961 ; GFX7:       ; %bb.0: ; %entry
1962 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1963 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v0, v0
1964 ; GFX7-NEXT:    s_movk_i32 s8, 0x7c00
1965 ; GFX7-NEXT:    s_mov_b32 s6, 0
1966 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
1967 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v3, v0
1968 ; GFX7-NEXT:    v_and_b32_e32 v0, 0x7fff, v0
1969 ; GFX7-NEXT:    s_mov_b32 s4, s6
1970 ; GFX7-NEXT:    s_mov_b32 s5, s6
1971 ; GFX7-NEXT:    v_floor_f32_e32 v4, v3
1972 ; GFX7-NEXT:    v_sub_f32_e32 v5, v3, v4
1973 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v4, v4
1974 ; GFX7-NEXT:    v_min_f32_e32 v5, 0x3f7fe000, v5
1975 ; GFX7-NEXT:    v_cmp_u_f32_e32 vcc, v3, v3
1976 ; GFX7-NEXT:    v_cndmask_b32_e32 v3, v5, v3, vcc
1977 ; GFX7-NEXT:    v_cmp_ne_u32_e32 vcc, s8, v0
1978 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, 0, v3, vcc
1979 ; GFX7-NEXT:    buffer_store_short v4, v[1:2], s[4:7], 0 addr64
1980 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
1981 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
1982 ;
1983 ; GFX8-LABEL: safe_math_fract_f16:
1984 ; GFX8:       ; %bb.0: ; %entry
1985 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1986 ; GFX8-NEXT:    s_movk_i32 s4, 0x7c00
1987 ; GFX8-NEXT:    v_fract_f16_e32 v4, v0
1988 ; GFX8-NEXT:    v_cmp_neq_f16_e64 vcc, |v0|, s4
1989 ; GFX8-NEXT:    v_floor_f16_e32 v3, v0
1990 ; GFX8-NEXT:    v_cndmask_b32_e32 v0, 0, v4, vcc
1991 ; GFX8-NEXT:    global_store_short v[1:2], v3, off
1992 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
1993 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
1994 ;
1995 ; GFX11-LABEL: safe_math_fract_f16:
1996 ; GFX11:       ; %bb.0: ; %entry
1997 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
1998 ; GFX11-NEXT:    v_fract_f16_e32 v3, v0
1999 ; GFX11-NEXT:    v_cmp_neq_f16_e64 vcc_lo, 0x7c00, |v0|
2000 ; GFX11-NEXT:    v_floor_f16_e32 v4, v0
2001 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3)
2002 ; GFX11-NEXT:    v_cndmask_b32_e32 v0, 0, v3, vcc_lo
2003 ; GFX11-NEXT:    global_store_b16 v[1:2], v4, off
2004 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2005 entry:
2006   %floor = tail call half @llvm.floor.f16(half %x)
2007   %sub = fsub half %x, %floor
2008   %min = tail call half @llvm.minnum.f16(half %sub, half 0xH3BFF)
2009   %uno = fcmp uno half %x, 0.000000e+00
2010   %cond = select i1 %uno, half %x, half %min
2011   %fabs = tail call half @llvm.fabs.f16(half %x)
2012   %cmpinf = fcmp oeq half %fabs, 0xH7C00
2013   %cond6 = select i1 %cmpinf, half 0.000000e+00, half %cond
2014   store half %floor, ptr addrspace(1) %ip, align 4
2015   ret half %cond6
2016 }
2017
2018 define <2 x half> @safe_math_fract_v2f16(<2 x half> %x, ptr addrspace(1) nocapture writeonly %ip) {
2019 ; GFX6-IR-LABEL: define <2 x half> @safe_math_fract_v2f16
2020 ; GFX6-IR-SAME: (<2 x half> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
2021 ; GFX6-IR-NEXT:  entry:
2022 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x half> @llvm.floor.v2f16(<2 x half> [[X]])
2023 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub <2 x half> [[X]], [[FLOOR]]
2024 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call <2 x half> @llvm.minnum.v2f16(<2 x half> [[SUB]], <2 x half> <half 0xH3BFF, half 0xH3BFF>)
2025 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno <2 x half> [[X]], zeroinitializer
2026 ; GFX6-IR-NEXT:    [[COND:%.*]] = select <2 x i1> [[UNO]], <2 x half> [[X]], <2 x half> [[MIN]]
2027 ; GFX6-IR-NEXT:    [[FABS:%.*]] = tail call <2 x half> @llvm.fabs.v2f16(<2 x half> [[X]])
2028 ; GFX6-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x half> [[FABS]], <half 0xH7C00, half 0xH7C00>
2029 ; GFX6-IR-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x half> zeroinitializer, <2 x half> [[COND]]
2030 ; GFX6-IR-NEXT:    store <2 x half> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
2031 ; GFX6-IR-NEXT:    ret <2 x half> [[COND6]]
2032 ;
2033 ; GFX7-IR-LABEL: define <2 x half> @safe_math_fract_v2f16
2034 ; GFX7-IR-SAME: (<2 x half> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
2035 ; GFX7-IR-NEXT:  entry:
2036 ; GFX7-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x half> @llvm.floor.v2f16(<2 x half> [[X]])
2037 ; GFX7-IR-NEXT:    [[SUB:%.*]] = fsub <2 x half> [[X]], [[FLOOR]]
2038 ; GFX7-IR-NEXT:    [[MIN:%.*]] = tail call <2 x half> @llvm.minnum.v2f16(<2 x half> [[SUB]], <2 x half> <half 0xH3BFF, half 0xH3BFF>)
2039 ; GFX7-IR-NEXT:    [[UNO:%.*]] = fcmp uno <2 x half> [[X]], zeroinitializer
2040 ; GFX7-IR-NEXT:    [[COND:%.*]] = select <2 x i1> [[UNO]], <2 x half> [[X]], <2 x half> [[MIN]]
2041 ; GFX7-IR-NEXT:    [[FABS:%.*]] = tail call <2 x half> @llvm.fabs.v2f16(<2 x half> [[X]])
2042 ; GFX7-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x half> [[FABS]], <half 0xH7C00, half 0xH7C00>
2043 ; GFX7-IR-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x half> zeroinitializer, <2 x half> [[COND]]
2044 ; GFX7-IR-NEXT:    store <2 x half> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
2045 ; GFX7-IR-NEXT:    ret <2 x half> [[COND6]]
2046 ;
2047 ; IR-LEGALF16-LABEL: define <2 x half> @safe_math_fract_v2f16
2048 ; IR-LEGALF16-SAME: (<2 x half> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
2049 ; IR-LEGALF16-NEXT:  entry:
2050 ; IR-LEGALF16-NEXT:    [[FLOOR:%.*]] = tail call <2 x half> @llvm.floor.v2f16(<2 x half> [[X]])
2051 ; IR-LEGALF16-NEXT:    [[TMP0:%.*]] = extractelement <2 x half> [[X]], i64 0
2052 ; IR-LEGALF16-NEXT:    [[TMP1:%.*]] = extractelement <2 x half> [[X]], i64 1
2053 ; IR-LEGALF16-NEXT:    [[TMP2:%.*]] = call half @llvm.amdgcn.fract.f16(half [[TMP0]])
2054 ; IR-LEGALF16-NEXT:    [[TMP3:%.*]] = call half @llvm.amdgcn.fract.f16(half [[TMP1]])
2055 ; IR-LEGALF16-NEXT:    [[TMP4:%.*]] = insertelement <2 x half> poison, half [[TMP2]], i64 0
2056 ; IR-LEGALF16-NEXT:    [[COND:%.*]] = insertelement <2 x half> [[TMP4]], half [[TMP3]], i64 1
2057 ; IR-LEGALF16-NEXT:    [[FABS:%.*]] = tail call <2 x half> @llvm.fabs.v2f16(<2 x half> [[X]])
2058 ; IR-LEGALF16-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x half> [[FABS]], <half 0xH7C00, half 0xH7C00>
2059 ; IR-LEGALF16-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x half> zeroinitializer, <2 x half> [[COND]]
2060 ; IR-LEGALF16-NEXT:    store <2 x half> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
2061 ; IR-LEGALF16-NEXT:    ret <2 x half> [[COND6]]
2062 ;
2063 ; GFX6-LABEL: safe_math_fract_v2f16:
2064 ; GFX6:       ; %bb.0: ; %entry
2065 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2066 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v1, v1
2067 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v0, v0
2068 ; GFX6-NEXT:    s_movk_i32 s8, 0x7c00
2069 ; GFX6-NEXT:    s_mov_b32 s6, 0
2070 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v4, v1
2071 ; GFX6-NEXT:    v_cvt_f32_f16_e32 v5, v0
2072 ; GFX6-NEXT:    v_and_b32_e32 v0, 0x7fff, v0
2073 ; GFX6-NEXT:    v_and_b32_e32 v1, 0x7fff, v1
2074 ; GFX6-NEXT:    v_floor_f32_e32 v6, v4
2075 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v7, v6
2076 ; GFX6-NEXT:    v_floor_f32_e32 v8, v5
2077 ; GFX6-NEXT:    v_sub_f32_e32 v6, v4, v6
2078 ; GFX6-NEXT:    v_cvt_f16_f32_e32 v9, v8
2079 ; GFX6-NEXT:    v_sub_f32_e32 v8, v5, v8
2080 ; GFX6-NEXT:    v_min_f32_e32 v6, 0x3f7fe000, v6
2081 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v4, v4
2082 ; GFX6-NEXT:    v_min_f32_e32 v8, 0x3f7fe000, v8
2083 ; GFX6-NEXT:    v_cndmask_b32_e32 v4, v6, v4, vcc
2084 ; GFX6-NEXT:    v_cmp_u_f32_e32 vcc, v5, v5
2085 ; GFX6-NEXT:    v_cndmask_b32_e32 v5, v8, v5, vcc
2086 ; GFX6-NEXT:    v_cmp_ne_u32_e32 vcc, s8, v0
2087 ; GFX6-NEXT:    v_lshlrev_b32_e32 v7, 16, v7
2088 ; GFX6-NEXT:    v_cndmask_b32_e32 v0, 0, v5, vcc
2089 ; GFX6-NEXT:    v_cmp_ne_u32_e32 vcc, s8, v1
2090 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
2091 ; GFX6-NEXT:    s_mov_b32 s4, s6
2092 ; GFX6-NEXT:    s_mov_b32 s5, s6
2093 ; GFX6-NEXT:    v_or_b32_e32 v7, v9, v7
2094 ; GFX6-NEXT:    v_cndmask_b32_e32 v1, 0, v4, vcc
2095 ; GFX6-NEXT:    buffer_store_dword v7, v[2:3], s[4:7], 0 addr64
2096 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
2097 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
2098 ;
2099 ; GFX7-LABEL: safe_math_fract_v2f16:
2100 ; GFX7:       ; %bb.0: ; %entry
2101 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2102 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v1, v1
2103 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v0, v0
2104 ; GFX7-NEXT:    s_movk_i32 s8, 0x7c00
2105 ; GFX7-NEXT:    s_mov_b32 s6, 0
2106 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v4, v1
2107 ; GFX7-NEXT:    v_cvt_f32_f16_e32 v5, v0
2108 ; GFX7-NEXT:    v_and_b32_e32 v0, 0x7fff, v0
2109 ; GFX7-NEXT:    v_and_b32_e32 v1, 0x7fff, v1
2110 ; GFX7-NEXT:    v_floor_f32_e32 v6, v4
2111 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v7, v6
2112 ; GFX7-NEXT:    v_floor_f32_e32 v8, v5
2113 ; GFX7-NEXT:    v_sub_f32_e32 v6, v4, v6
2114 ; GFX7-NEXT:    v_cvt_f16_f32_e32 v9, v8
2115 ; GFX7-NEXT:    v_sub_f32_e32 v8, v5, v8
2116 ; GFX7-NEXT:    v_min_f32_e32 v6, 0x3f7fe000, v6
2117 ; GFX7-NEXT:    v_cmp_u_f32_e32 vcc, v4, v4
2118 ; GFX7-NEXT:    v_min_f32_e32 v8, 0x3f7fe000, v8
2119 ; GFX7-NEXT:    v_cndmask_b32_e32 v4, v6, v4, vcc
2120 ; GFX7-NEXT:    v_cmp_u_f32_e32 vcc, v5, v5
2121 ; GFX7-NEXT:    v_cndmask_b32_e32 v5, v8, v5, vcc
2122 ; GFX7-NEXT:    v_cmp_ne_u32_e32 vcc, s8, v0
2123 ; GFX7-NEXT:    v_lshlrev_b32_e32 v7, 16, v7
2124 ; GFX7-NEXT:    v_cndmask_b32_e32 v0, 0, v5, vcc
2125 ; GFX7-NEXT:    v_cmp_ne_u32_e32 vcc, s8, v1
2126 ; GFX7-NEXT:    s_mov_b32 s7, 0xf000
2127 ; GFX7-NEXT:    s_mov_b32 s4, s6
2128 ; GFX7-NEXT:    s_mov_b32 s5, s6
2129 ; GFX7-NEXT:    v_or_b32_e32 v7, v9, v7
2130 ; GFX7-NEXT:    v_cndmask_b32_e32 v1, 0, v4, vcc
2131 ; GFX7-NEXT:    buffer_store_dword v7, v[2:3], s[4:7], 0 addr64
2132 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
2133 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2134 ;
2135 ; GFX8-LABEL: safe_math_fract_v2f16:
2136 ; GFX8:       ; %bb.0: ; %entry
2137 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2138 ; GFX8-NEXT:    v_mov_b32_e32 v6, 0x204
2139 ; GFX8-NEXT:    v_floor_f16_sdwa v3, v0 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1
2140 ; GFX8-NEXT:    v_floor_f16_e32 v4, v0
2141 ; GFX8-NEXT:    v_cmp_class_f16_sdwa s[4:5], v0, v6 src0_sel:WORD_1 src1_sel:DWORD
2142 ; GFX8-NEXT:    v_pack_b32_f16 v3, v4, v3
2143 ; GFX8-NEXT:    v_fract_f16_e32 v4, v0
2144 ; GFX8-NEXT:    v_fract_f16_sdwa v5, v0 dst_sel:DWORD dst_unused:UNUSED_PAD src0_sel:WORD_1
2145 ; GFX8-NEXT:    v_cmp_class_f16_e32 vcc, v0, v6
2146 ; GFX8-NEXT:    v_cndmask_b32_e64 v5, v5, 0, s[4:5]
2147 ; GFX8-NEXT:    v_cndmask_b32_e64 v0, v4, 0, vcc
2148 ; GFX8-NEXT:    v_pack_b32_f16 v0, v0, v5
2149 ; GFX8-NEXT:    global_store_dword v[1:2], v3, off
2150 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
2151 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
2152 ;
2153 ; GFX11-LABEL: safe_math_fract_v2f16:
2154 ; GFX11:       ; %bb.0: ; %entry
2155 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2156 ; GFX11-NEXT:    v_lshrrev_b32_e32 v3, 16, v0
2157 ; GFX11-NEXT:    v_fract_f16_e32 v6, v0
2158 ; GFX11-NEXT:    v_floor_f16_e32 v5, v0
2159 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(SKIP_2) | instid1(VALU_DEP_2)
2160 ; GFX11-NEXT:    v_fract_f16_e32 v4, v3
2161 ; GFX11-NEXT:    v_cmp_class_f16_e64 s0, v3, 0x204
2162 ; GFX11-NEXT:    v_floor_f16_e32 v7, v3
2163 ; GFX11-NEXT:    v_cndmask_b32_e64 v3, v4, 0, s0
2164 ; GFX11-NEXT:    v_cmp_class_f16_e64 s0, v0, 0x204
2165 ; GFX11-NEXT:    s_delay_alu instid0(VALU_DEP_3) | instskip(NEXT) | instid1(VALU_DEP_2)
2166 ; GFX11-NEXT:    v_pack_b32_f16 v4, v5, v7
2167 ; GFX11-NEXT:    v_cndmask_b32_e64 v0, v6, 0, s0
2168 ; GFX11-NEXT:    global_store_b32 v[1:2], v4, off
2169 ; GFX11-NEXT:    v_pack_b32_f16 v0, v0, v3
2170 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2171 entry:
2172   %floor = tail call <2 x half> @llvm.floor.v2f16(<2 x half> %x)
2173   %sub = fsub <2 x half> %x, %floor
2174   %min = tail call <2 x half> @llvm.minnum.v2f16(<2 x half> %sub, <2 x half> <half 0xH3BFF, half 0xH3BFF>)
2175   %uno = fcmp uno <2 x half> %x, zeroinitializer
2176   %cond = select <2 x i1> %uno, <2 x half> %x, <2 x half> %min
2177   %fabs = tail call <2 x half> @llvm.fabs.v2f16(<2 x half> %x)
2178   %cmpinf = fcmp oeq <2 x half> %fabs, <half 0xH7C00, half 0xH7C00>
2179   %cond6 = select <2 x i1> %cmpinf, <2 x half> zeroinitializer, <2 x half> %cond
2180   store <2 x half> %floor, ptr addrspace(1) %ip, align 4
2181   ret <2 x half> %cond6
2182 }
2183
2184 define <2 x double> @safe_math_fract_v2f64(<2 x double> %x, ptr addrspace(1) nocapture writeonly %ip) {
2185 ; GFX6-IR-LABEL: define <2 x double> @safe_math_fract_v2f64
2186 ; GFX6-IR-SAME: (<2 x double> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
2187 ; GFX6-IR-NEXT:  entry:
2188 ; GFX6-IR-NEXT:    [[FLOOR:%.*]] = tail call <2 x double> @llvm.floor.v2f64(<2 x double> [[X]])
2189 ; GFX6-IR-NEXT:    [[SUB:%.*]] = fsub <2 x double> [[X]], [[FLOOR]]
2190 ; GFX6-IR-NEXT:    [[MIN:%.*]] = tail call <2 x double> @llvm.minnum.v2f64(<2 x double> [[SUB]], <2 x double> <double 0x3FEFFFFFFFFFFFFF, double 0x3FEFFFFFFFFFFFFF>)
2191 ; GFX6-IR-NEXT:    [[UNO:%.*]] = fcmp uno <2 x double> [[X]], zeroinitializer
2192 ; GFX6-IR-NEXT:    [[COND:%.*]] = select <2 x i1> [[UNO]], <2 x double> [[X]], <2 x double> [[MIN]]
2193 ; GFX6-IR-NEXT:    [[FABS:%.*]] = tail call <2 x double> @llvm.fabs.v2f64(<2 x double> [[X]])
2194 ; GFX6-IR-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x double> [[FABS]], <double 0x7FF0000000000000, double 0x7FF0000000000000>
2195 ; GFX6-IR-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x double> zeroinitializer, <2 x double> [[COND]]
2196 ; GFX6-IR-NEXT:    store <2 x double> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
2197 ; GFX6-IR-NEXT:    ret <2 x double> [[COND6]]
2198 ;
2199 ; IR-FRACT-LABEL: define <2 x double> @safe_math_fract_v2f64
2200 ; IR-FRACT-SAME: (<2 x double> [[X:%.*]], ptr addrspace(1) nocapture writeonly [[IP:%.*]]) #[[ATTR0]] {
2201 ; IR-FRACT-NEXT:  entry:
2202 ; IR-FRACT-NEXT:    [[FLOOR:%.*]] = tail call <2 x double> @llvm.floor.v2f64(<2 x double> [[X]])
2203 ; IR-FRACT-NEXT:    [[TMP0:%.*]] = extractelement <2 x double> [[X]], i64 0
2204 ; IR-FRACT-NEXT:    [[TMP1:%.*]] = extractelement <2 x double> [[X]], i64 1
2205 ; IR-FRACT-NEXT:    [[TMP2:%.*]] = call double @llvm.amdgcn.fract.f64(double [[TMP0]])
2206 ; IR-FRACT-NEXT:    [[TMP3:%.*]] = call double @llvm.amdgcn.fract.f64(double [[TMP1]])
2207 ; IR-FRACT-NEXT:    [[TMP4:%.*]] = insertelement <2 x double> poison, double [[TMP2]], i64 0
2208 ; IR-FRACT-NEXT:    [[COND:%.*]] = insertelement <2 x double> [[TMP4]], double [[TMP3]], i64 1
2209 ; IR-FRACT-NEXT:    [[FABS:%.*]] = tail call <2 x double> @llvm.fabs.v2f64(<2 x double> [[X]])
2210 ; IR-FRACT-NEXT:    [[CMPINF:%.*]] = fcmp oeq <2 x double> [[FABS]], <double 0x7FF0000000000000, double 0x7FF0000000000000>
2211 ; IR-FRACT-NEXT:    [[COND6:%.*]] = select <2 x i1> [[CMPINF]], <2 x double> zeroinitializer, <2 x double> [[COND]]
2212 ; IR-FRACT-NEXT:    store <2 x double> [[FLOOR]], ptr addrspace(1) [[IP]], align 4
2213 ; IR-FRACT-NEXT:    ret <2 x double> [[COND6]]
2214 ;
2215 ; GFX6-LABEL: safe_math_fract_v2f64:
2216 ; GFX6:       ; %bb.0: ; %entry
2217 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2218 ; GFX6-NEXT:    v_fract_f64_e32 v[6:7], v[2:3]
2219 ; GFX6-NEXT:    v_mov_b32_e32 v10, -1
2220 ; GFX6-NEXT:    v_mov_b32_e32 v11, 0x3fefffff
2221 ; GFX6-NEXT:    v_min_f64 v[6:7], v[6:7], v[10:11]
2222 ; GFX6-NEXT:    v_cmp_class_f64_e64 vcc, v[2:3], 3
2223 ; GFX6-NEXT:    v_fract_f64_e32 v[12:13], v[0:1]
2224 ; GFX6-NEXT:    v_cndmask_b32_e32 v6, v6, v2, vcc
2225 ; GFX6-NEXT:    v_cndmask_b32_e32 v7, v7, v3, vcc
2226 ; GFX6-NEXT:    v_add_f64 v[8:9], v[2:3], -v[6:7]
2227 ; GFX6-NEXT:    v_min_f64 v[6:7], v[12:13], v[10:11]
2228 ; GFX6-NEXT:    v_cmp_class_f64_e64 vcc, v[0:1], 3
2229 ; GFX6-NEXT:    v_add_f64 v[10:11], v[2:3], -v[8:9]
2230 ; GFX6-NEXT:    v_cndmask_b32_e32 v6, v6, v0, vcc
2231 ; GFX6-NEXT:    v_cndmask_b32_e32 v7, v7, v1, vcc
2232 ; GFX6-NEXT:    v_add_f64 v[6:7], v[0:1], -v[6:7]
2233 ; GFX6-NEXT:    s_mov_b32 s8, -1
2234 ; GFX6-NEXT:    s_mov_b32 s9, 0x3fefffff
2235 ; GFX6-NEXT:    v_add_f64 v[12:13], v[0:1], -v[6:7]
2236 ; GFX6-NEXT:    v_min_f64 v[10:11], v[10:11], s[8:9]
2237 ; GFX6-NEXT:    v_cmp_u_f64_e32 vcc, v[2:3], v[2:3]
2238 ; GFX6-NEXT:    v_min_f64 v[12:13], v[12:13], s[8:9]
2239 ; GFX6-NEXT:    v_cndmask_b32_e32 v11, v11, v3, vcc
2240 ; GFX6-NEXT:    v_cndmask_b32_e32 v10, v10, v2, vcc
2241 ; GFX6-NEXT:    v_cmp_u_f64_e32 vcc, v[0:1], v[0:1]
2242 ; GFX6-NEXT:    v_mov_b32_e32 v14, 0x204
2243 ; GFX6-NEXT:    v_cndmask_b32_e32 v13, v13, v1, vcc
2244 ; GFX6-NEXT:    v_cndmask_b32_e32 v12, v12, v0, vcc
2245 ; GFX6-NEXT:    v_cmp_class_f64_e32 vcc, v[0:1], v14
2246 ; GFX6-NEXT:    s_mov_b32 s6, 0
2247 ; GFX6-NEXT:    v_cndmask_b32_e64 v0, v12, 0, vcc
2248 ; GFX6-NEXT:    v_cndmask_b32_e64 v1, v13, 0, vcc
2249 ; GFX6-NEXT:    v_cmp_class_f64_e32 vcc, v[2:3], v14
2250 ; GFX6-NEXT:    s_mov_b32 s7, 0xf000
2251 ; GFX6-NEXT:    s_mov_b32 s4, s6
2252 ; GFX6-NEXT:    s_mov_b32 s5, s6
2253 ; GFX6-NEXT:    v_cndmask_b32_e64 v2, v10, 0, vcc
2254 ; GFX6-NEXT:    v_cndmask_b32_e64 v3, v11, 0, vcc
2255 ; GFX6-NEXT:    buffer_store_dwordx4 v[6:9], v[4:5], s[4:7], 0 addr64
2256 ; GFX6-NEXT:    s_waitcnt vmcnt(0) expcnt(0)
2257 ; GFX6-NEXT:    s_setpc_b64 s[30:31]
2258 ;
2259 ; GFX7-LABEL: safe_math_fract_v2f64:
2260 ; GFX7:       ; %bb.0: ; %entry
2261 ; GFX7-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2262 ; GFX7-NEXT:    v_mov_b32_e32 v6, 0x204
2263 ; GFX7-NEXT:    v_fract_f64_e32 v[10:11], v[0:1]
2264 ; GFX7-NEXT:    v_cmp_class_f64_e32 vcc, v[0:1], v6
2265 ; GFX7-NEXT:    v_fract_f64_e32 v[12:13], v[2:3]
2266 ; GFX7-NEXT:    v_cmp_class_f64_e64 s[4:5], v[2:3], v6
2267 ; GFX7-NEXT:    v_floor_f64_e32 v[8:9], v[2:3]
2268 ; GFX7-NEXT:    v_floor_f64_e32 v[6:7], v[0:1]
2269 ; GFX7-NEXT:    s_mov_b32 s10, 0
2270 ; GFX7-NEXT:    s_mov_b32 s11, 0xf000
2271 ; GFX7-NEXT:    s_mov_b32 s8, s10
2272 ; GFX7-NEXT:    s_mov_b32 s9, s10
2273 ; GFX7-NEXT:    v_cndmask_b32_e64 v0, v10, 0, vcc
2274 ; GFX7-NEXT:    v_cndmask_b32_e64 v1, v11, 0, vcc
2275 ; GFX7-NEXT:    v_cndmask_b32_e64 v2, v12, 0, s[4:5]
2276 ; GFX7-NEXT:    v_cndmask_b32_e64 v3, v13, 0, s[4:5]
2277 ; GFX7-NEXT:    buffer_store_dwordx4 v[6:9], v[4:5], s[8:11], 0 addr64
2278 ; GFX7-NEXT:    s_waitcnt vmcnt(0)
2279 ; GFX7-NEXT:    s_setpc_b64 s[30:31]
2280 ;
2281 ; GFX8-LABEL: safe_math_fract_v2f64:
2282 ; GFX8:       ; %bb.0: ; %entry
2283 ; GFX8-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2284 ; GFX8-NEXT:    v_mov_b32_e32 v6, 0x204
2285 ; GFX8-NEXT:    v_fract_f64_e32 v[10:11], v[0:1]
2286 ; GFX8-NEXT:    v_cmp_class_f64_e32 vcc, v[0:1], v6
2287 ; GFX8-NEXT:    v_fract_f64_e32 v[12:13], v[2:3]
2288 ; GFX8-NEXT:    v_cmp_class_f64_e64 s[4:5], v[2:3], v6
2289 ; GFX8-NEXT:    v_floor_f64_e32 v[8:9], v[2:3]
2290 ; GFX8-NEXT:    v_floor_f64_e32 v[6:7], v[0:1]
2291 ; GFX8-NEXT:    v_cndmask_b32_e64 v0, v10, 0, vcc
2292 ; GFX8-NEXT:    v_cndmask_b32_e64 v1, v11, 0, vcc
2293 ; GFX8-NEXT:    v_cndmask_b32_e64 v2, v12, 0, s[4:5]
2294 ; GFX8-NEXT:    v_cndmask_b32_e64 v3, v13, 0, s[4:5]
2295 ; GFX8-NEXT:    global_store_dwordx4 v[4:5], v[6:9], off
2296 ; GFX8-NEXT:    s_waitcnt vmcnt(0)
2297 ; GFX8-NEXT:    s_setpc_b64 s[30:31]
2298 ;
2299 ; GFX11-LABEL: safe_math_fract_v2f64:
2300 ; GFX11:       ; %bb.0: ; %entry
2301 ; GFX11-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
2302 ; GFX11-NEXT:    v_fract_f64_e32 v[10:11], v[0:1]
2303 ; GFX11-NEXT:    v_cmp_class_f64_e64 s0, v[0:1], 0x204
2304 ; GFX11-NEXT:    v_fract_f64_e32 v[12:13], v[2:3]
2305 ; GFX11-NEXT:    v_cmp_class_f64_e64 s1, v[2:3], 0x204
2306 ; GFX11-NEXT:    v_floor_f64_e32 v[8:9], v[2:3]
2307 ; GFX11-NEXT:    v_floor_f64_e32 v[6:7], v[0:1]
2308 ; GFX11-NEXT:    v_cndmask_b32_e64 v0, v10, 0, s0
2309 ; GFX11-NEXT:    v_cndmask_b32_e64 v1, v11, 0, s0
2310 ; GFX11-NEXT:    v_cndmask_b32_e64 v2, v12, 0, s1
2311 ; GFX11-NEXT:    v_cndmask_b32_e64 v3, v13, 0, s1
2312 ; GFX11-NEXT:    global_store_b128 v[4:5], v[6:9], off
2313 ; GFX11-NEXT:    s_setpc_b64 s[30:31]
2314 entry:
2315   %floor = tail call <2 x double> @llvm.floor.v2f64(<2 x double> %x)
2316   %sub = fsub <2 x double> %x, %floor
2317   %min = tail call <2 x double> @llvm.minnum.v2f64(<2 x double> %sub, <2 x double> <double 0x3FEFFFFFFFFFFFFF, double 0x3FEFFFFFFFFFFFFF>)
2318   %uno = fcmp uno <2 x double> %x, zeroinitializer
2319   %cond = select <2 x i1> %uno, <2 x double> %x, <2 x double> %min
2320   %fabs = tail call <2 x double> @llvm.fabs.v2f64(<2 x double> %x)
2321   %cmpinf = fcmp oeq <2 x double> %fabs, <double 0x7FF0000000000000, double 0x7FF0000000000000>
2322   %cond6 = select <2 x i1> %cmpinf, <2 x double> zeroinitializer, <2 x double> %cond
2323   store <2 x double> %floor, ptr addrspace(1) %ip, align 4
2324   ret <2 x double> %cond6
2325 }
2326
2327 declare half @llvm.floor.f16(half) #0
2328 declare float @llvm.floor.f32(float) #0
2329 declare double @llvm.floor.f64(double) #0
2330 declare <2 x double> @llvm.floor.v2f64(<2 x double>) #0
2331 declare <2 x float> @llvm.floor.v2f32(<2 x float>) #0
2332 declare <2 x half> @llvm.floor.v2f16(<2 x half>) #0
2333 declare float @llvm.trunc.f32(float) #0
2334 declare float @llvm.minnum.f32(float, float) #0
2335 declare half @llvm.minnum.f16(half, half) #0
2336 declare double @llvm.minnum.f64(double, double) #0
2337 declare <2 x float> @llvm.minnum.v2f32(<2 x float>, <2 x float>) #0
2338 declare <2 x half> @llvm.minnum.v2f16(<2 x half>, <2 x half>) #0
2339 declare <2 x double> @llvm.minnum.v2f64(<2 x double>, <2 x double>) #0
2340 declare float @llvm.maxnum.f32(float, float) #0
2341 declare float @llvm.fabs.f32(float) #0
2342 declare double @llvm.fabs.f64(double) #0
2343 declare <2 x float> @llvm.fabs.v2f32(<2 x float>) #0
2344 declare half @llvm.fabs.f16(half) #0
2345 declare <2 x half> @llvm.fabs.v2f16(<2 x half>) #0
2346 declare <2 x double> @llvm.fabs.v2f64(<2 x double>) #0
2347
2348 attributes #0 = { nocallback nofree nosync nounwind speculatable willreturn memory(none) }