llvm/test/CodeGen/AMDGPU/scc-clobbered-sgpr-to-vmem-spill.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -mtriple=amdgcn--amdhsa -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck %s
   3
   4 ; This was a negative test to catch an extreme case when all options are exhausted
   5 ; while trying to spill SGPRs to memory. After we enabled SGPR spills into virtual VGPRs
   6 ; the edge case won't arise and the test would always compile.
   7
   8 define amdgpu_kernel void @kernel0(ptr addrspace(1) %out, i32 %in) #1 {
   9 ; CHECK-LABEL: kernel0:
  10 ; CHECK:       ; %bb.0:
  11 ; CHECK-NEXT:    ; implicit-def: $vgpr23 : SGPR spill to VGPR lane
  12 ; CHECK-NEXT:    ;;#ASMSTART
  13 ; CHECK-NEXT:    ;;#ASMEND
  14 ; CHECK-NEXT:    ;;#ASMSTART
  15 ; CHECK-NEXT:    ;;#ASMEND
  16 ; CHECK-NEXT:    ;;#ASMSTART
  17 ; CHECK-NEXT:    ;;#ASMEND
  18 ; CHECK-NEXT:    ;;#ASMSTART
  19 ; CHECK-NEXT:    ;;#ASMEND
  20 ; CHECK-NEXT:    ;;#ASMSTART
  21 ; CHECK-NEXT:    ;;#ASMEND
  22 ; CHECK-NEXT:    ;;#ASMSTART
  23 ; CHECK-NEXT:    ; def s[2:3]
  24 ; CHECK-NEXT:    ;;#ASMEND
  25 ; CHECK-NEXT:    v_writelane_b32 v23, s2, 0
  26 ; CHECK-NEXT:    s_load_dword s0, s[6:7], 0x8
  27 ; CHECK-NEXT:    v_writelane_b32 v23, s3, 1
  28 ; CHECK-NEXT:    ;;#ASMSTART
  29 ; CHECK-NEXT:    ; def s[4:7]
  30 ; CHECK-NEXT:    ;;#ASMEND
  31 ; CHECK-NEXT:    v_writelane_b32 v23, s4, 2
  32 ; CHECK-NEXT:    v_writelane_b32 v23, s5, 3
  33 ; CHECK-NEXT:    v_writelane_b32 v23, s6, 4
  34 ; CHECK-NEXT:    v_writelane_b32 v23, s7, 5
  35 ; CHECK-NEXT:    ;;#ASMSTART
  36 ; CHECK-NEXT:    ; def s[4:11]
  37 ; CHECK-NEXT:    ;;#ASMEND
  38 ; CHECK-NEXT:    v_writelane_b32 v23, s4, 6
  39 ; CHECK-NEXT:    v_writelane_b32 v23, s5, 7
  40 ; CHECK-NEXT:    v_writelane_b32 v23, s6, 8
  41 ; CHECK-NEXT:    v_writelane_b32 v23, s7, 9
  42 ; CHECK-NEXT:    v_writelane_b32 v23, s8, 10
  43 ; CHECK-NEXT:    v_writelane_b32 v23, s9, 11
  44 ; CHECK-NEXT:    v_writelane_b32 v23, s10, 12
  45 ; CHECK-NEXT:    v_writelane_b32 v23, s11, 13
  46 ; CHECK-NEXT:    ;;#ASMSTART
  47 ; CHECK-NEXT:    ; def s[4:19]
  48 ; CHECK-NEXT:    ;;#ASMEND
  49 ; CHECK-NEXT:    v_writelane_b32 v23, s4, 14
  50 ; CHECK-NEXT:    v_writelane_b32 v23, s5, 15
  51 ; CHECK-NEXT:    v_writelane_b32 v23, s6, 16
  52 ; CHECK-NEXT:    v_writelane_b32 v23, s7, 17
  53 ; CHECK-NEXT:    v_writelane_b32 v23, s8, 18
  54 ; CHECK-NEXT:    v_writelane_b32 v23, s9, 19
  55 ; CHECK-NEXT:    v_writelane_b32 v23, s10, 20
  56 ; CHECK-NEXT:    v_writelane_b32 v23, s11, 21
  57 ; CHECK-NEXT:    v_writelane_b32 v23, s12, 22
  58 ; CHECK-NEXT:    v_writelane_b32 v23, s13, 23
  59 ; CHECK-NEXT:    v_writelane_b32 v23, s14, 24
  60 ; CHECK-NEXT:    v_writelane_b32 v23, s15, 25
  61 ; CHECK-NEXT:    v_writelane_b32 v23, s16, 26
  62 ; CHECK-NEXT:    v_writelane_b32 v23, s17, 27
  63 ; CHECK-NEXT:    v_writelane_b32 v23, s18, 28
  64 ; CHECK-NEXT:    v_writelane_b32 v23, s19, 29
  65 ; CHECK-NEXT:    ;;#ASMSTART
  66 ; CHECK-NEXT:    ; def s[42:43]
  67 ; CHECK-NEXT:    ;;#ASMEND
  68 ; CHECK-NEXT:    ;;#ASMSTART
  69 ; CHECK-NEXT:    ; def s[52:55]
  70 ; CHECK-NEXT:    ;;#ASMEND
  71 ; CHECK-NEXT:    ;;#ASMSTART
  72 ; CHECK-NEXT:    ; def s[4:11]
  73 ; CHECK-NEXT:    ;;#ASMEND
  74 ; CHECK-NEXT:    v_writelane_b32 v23, s4, 30
  75 ; CHECK-NEXT:    v_writelane_b32 v23, s5, 31
  76 ; CHECK-NEXT:    v_writelane_b32 v23, s6, 32
  77 ; CHECK-NEXT:    v_writelane_b32 v23, s7, 33
  78 ; CHECK-NEXT:    v_writelane_b32 v23, s8, 34
  79 ; CHECK-NEXT:    v_writelane_b32 v23, s9, 35
  80 ; CHECK-NEXT:    v_writelane_b32 v23, s10, 36
  81 ; CHECK-NEXT:    v_writelane_b32 v23, s11, 37
  82 ; CHECK-NEXT:    s_waitcnt lgkmcnt(0)
  83 ; CHECK-NEXT:    s_cmp_lg_u32 s0, 0
  84 ; CHECK-NEXT:    ;;#ASMSTART
  85 ; CHECK-NEXT:    ; def s[16:31]
  86 ; CHECK-NEXT:    ;;#ASMEND
  87 ; CHECK-NEXT:    ;;#ASMSTART
  88 ; CHECK-NEXT:    ; def s[40:41]
  89 ; CHECK-NEXT:    ;;#ASMEND
  90 ; CHECK-NEXT:    ;;#ASMSTART
  91 ; CHECK-NEXT:    ; def s[36:39]
  92 ; CHECK-NEXT:    ;;#ASMEND
  93 ; CHECK-NEXT:    ;;#ASMSTART
  94 ; CHECK-NEXT:    ; def s[44:51]
  95 ; CHECK-NEXT:    ;;#ASMEND
  96 ; CHECK-NEXT:    ;;#ASMSTART
  97 ; CHECK-NEXT:    ; def s[0:15]
  98 ; CHECK-NEXT:    ;;#ASMEND
  99 ; CHECK-NEXT:    v_writelane_b32 v23, s0, 38
 100 ; CHECK-NEXT:    v_writelane_b32 v23, s1, 39
 101 ; CHECK-NEXT:    v_writelane_b32 v23, s2, 40
 102 ; CHECK-NEXT:    v_writelane_b32 v23, s3, 41
 103 ; CHECK-NEXT:    v_writelane_b32 v23, s4, 42
 104 ; CHECK-NEXT:    v_writelane_b32 v23, s5, 43
 105 ; CHECK-NEXT:    v_writelane_b32 v23, s6, 44
 106 ; CHECK-NEXT:    v_writelane_b32 v23, s7, 45
 107 ; CHECK-NEXT:    v_writelane_b32 v23, s8, 46
 108 ; CHECK-NEXT:    v_writelane_b32 v23, s9, 47
 109 ; CHECK-NEXT:    v_writelane_b32 v23, s10, 48
 110 ; CHECK-NEXT:    v_writelane_b32 v23, s11, 49
 111 ; CHECK-NEXT:    v_writelane_b32 v23, s12, 50
 112 ; CHECK-NEXT:    v_writelane_b32 v23, s13, 51
 113 ; CHECK-NEXT:    v_writelane_b32 v23, s14, 52
 114 ; CHECK-NEXT:    v_writelane_b32 v23, s15, 53
 115 ; CHECK-NEXT:    ;;#ASMSTART
 116 ; CHECK-NEXT:    ; def s[34:35]
 117 ; CHECK-NEXT:    ;;#ASMEND
 118 ; CHECK-NEXT:    ;;#ASMSTART
 119 ; CHECK-NEXT:    ; def s[0:3]
 120 ; CHECK-NEXT:    ;;#ASMEND
 121 ; CHECK-NEXT:    v_writelane_b32 v23, s0, 54
 122 ; CHECK-NEXT:    v_writelane_b32 v23, s1, 55
 123 ; CHECK-NEXT:    v_writelane_b32 v23, s2, 56
 124 ; CHECK-NEXT:    v_writelane_b32 v23, s3, 57
 125 ; CHECK-NEXT:    ;;#ASMSTART
 126 ; CHECK-NEXT:    ; def s[0:7]
 127 ; CHECK-NEXT:    ;;#ASMEND
 128 ; CHECK-NEXT:    v_writelane_b32 v23, s0, 58
 129 ; CHECK-NEXT:    v_writelane_b32 v23, s1, 59
 130 ; CHECK-NEXT:    v_writelane_b32 v23, s2, 60
 131 ; CHECK-NEXT:    ; implicit-def: $vgpr0
 132 ; CHECK-NEXT:    v_writelane_b32 v23, s3, 61
 133 ; CHECK-NEXT:    v_writelane_b32 v23, s4, 62
 134 ; CHECK-NEXT:    v_writelane_b32 v0, s6, 0
 135 ; CHECK-NEXT:    v_writelane_b32 v23, s5, 63
 136 ; CHECK-NEXT:    v_writelane_b32 v0, s7, 1
 137 ; CHECK-NEXT:    ;;#ASMSTART
 138 ; CHECK-NEXT:    ; def s[0:15]
 139 ; CHECK-NEXT:    ;;#ASMEND
 140 ; CHECK-NEXT:    v_writelane_b32 v0, s0, 2
 141 ; CHECK-NEXT:    v_writelane_b32 v0, s1, 3
 142 ; CHECK-NEXT:    v_writelane_b32 v0, s2, 4
 143 ; CHECK-NEXT:    v_writelane_b32 v0, s3, 5
 144 ; CHECK-NEXT:    v_writelane_b32 v0, s4, 6
 145 ; CHECK-NEXT:    v_writelane_b32 v0, s5, 7
 146 ; CHECK-NEXT:    v_writelane_b32 v0, s6, 8
 147 ; CHECK-NEXT:    v_writelane_b32 v0, s7, 9
 148 ; CHECK-NEXT:    v_writelane_b32 v0, s8, 10
 149 ; CHECK-NEXT:    v_writelane_b32 v0, s9, 11
 150 ; CHECK-NEXT:    v_writelane_b32 v0, s10, 12
 151 ; CHECK-NEXT:    v_writelane_b32 v0, s11, 13
 152 ; CHECK-NEXT:    v_writelane_b32 v0, s12, 14
 153 ; CHECK-NEXT:    v_writelane_b32 v0, s13, 15
 154 ; CHECK-NEXT:    v_writelane_b32 v0, s14, 16
 155 ; CHECK-NEXT:    v_writelane_b32 v0, s15, 17
 156 ; CHECK-NEXT:    ;;#ASMSTART
 157 ; CHECK-NEXT:    ; def s[0:1]
 158 ; CHECK-NEXT:    ;;#ASMEND
 159 ; CHECK-NEXT:    v_writelane_b32 v0, s0, 18
 160 ; CHECK-NEXT:    v_writelane_b32 v0, s1, 19
 161 ; CHECK-NEXT:    ;;#ASMSTART
 162 ; CHECK-NEXT:    ; def s[0:3]
 163 ; CHECK-NEXT:    ;;#ASMEND
 164 ; CHECK-NEXT:    v_writelane_b32 v0, s0, 20
 165 ; CHECK-NEXT:    v_writelane_b32 v0, s1, 21
 166 ; CHECK-NEXT:    v_writelane_b32 v0, s2, 22
 167 ; CHECK-NEXT:    v_writelane_b32 v0, s3, 23
 168 ; CHECK-NEXT:    ;;#ASMSTART
 169 ; CHECK-NEXT:    ; def s[0:7]
 170 ; CHECK-NEXT:    ;;#ASMEND
 171 ; CHECK-NEXT:    v_writelane_b32 v0, s0, 24
 172 ; CHECK-NEXT:    v_writelane_b32 v0, s1, 25
 173 ; CHECK-NEXT:    v_writelane_b32 v0, s2, 26
 174 ; CHECK-NEXT:    v_writelane_b32 v0, s3, 27
 175 ; CHECK-NEXT:    v_writelane_b32 v0, s4, 28
 176 ; CHECK-NEXT:    v_writelane_b32 v0, s5, 29
 177 ; CHECK-NEXT:    v_writelane_b32 v0, s6, 30
 178 ; CHECK-NEXT:    v_writelane_b32 v0, s7, 31
 179 ; CHECK-NEXT:    ;;#ASMSTART
 180 ; CHECK-NEXT:    ; def s[0:15]
 181 ; CHECK-NEXT:    ;;#ASMEND
 182 ; CHECK-NEXT:    v_writelane_b32 v0, s0, 32
 183 ; CHECK-NEXT:    v_writelane_b32 v0, s1, 33
 184 ; CHECK-NEXT:    v_writelane_b32 v0, s2, 34
 185 ; CHECK-NEXT:    v_writelane_b32 v0, s3, 35
 186 ; CHECK-NEXT:    v_writelane_b32 v0, s4, 36
 187 ; CHECK-NEXT:    v_writelane_b32 v0, s5, 37
 188 ; CHECK-NEXT:    v_writelane_b32 v0, s6, 38
 189 ; CHECK-NEXT:    v_writelane_b32 v0, s7, 39
 190 ; CHECK-NEXT:    v_writelane_b32 v0, s8, 40
 191 ; CHECK-NEXT:    v_writelane_b32 v0, s9, 41
 192 ; CHECK-NEXT:    v_writelane_b32 v0, s10, 42
 193 ; CHECK-NEXT:    v_writelane_b32 v0, s11, 43
 194 ; CHECK-NEXT:    v_writelane_b32 v0, s12, 44
 195 ; CHECK-NEXT:    v_writelane_b32 v0, s13, 45
 196 ; CHECK-NEXT:    v_writelane_b32 v0, s14, 46
 197 ; CHECK-NEXT:    v_writelane_b32 v0, s15, 47
 198 ; CHECK-NEXT:    s_cbranch_scc0 .LBB0_2
 199 ; CHECK-NEXT:  ; %bb.1: ; %ret
 200 ; CHECK-NEXT:    ; kill: killed $vgpr23
 201 ; CHECK-NEXT:    ; kill: killed $vgpr0
 202 ; CHECK-NEXT:    s_endpgm
 203 ; CHECK-NEXT:  .LBB0_2: ; %bb0
 204 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 0
 205 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 1
 206 ; CHECK-NEXT:    ;;#ASMSTART
 207 ; CHECK-NEXT:    ; use s[0:1]
 208 ; CHECK-NEXT:    ;;#ASMEND
 209 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 2
 210 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 3
 211 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 4
 212 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 5
 213 ; CHECK-NEXT:    ;;#ASMSTART
 214 ; CHECK-NEXT:    ; use s[0:3]
 215 ; CHECK-NEXT:    ;;#ASMEND
 216 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 6
 217 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 7
 218 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 8
 219 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 9
 220 ; CHECK-NEXT:    v_readlane_b32 s4, v23, 10
 221 ; CHECK-NEXT:    v_readlane_b32 s5, v23, 11
 222 ; CHECK-NEXT:    v_readlane_b32 s6, v23, 12
 223 ; CHECK-NEXT:    v_readlane_b32 s7, v23, 13
 224 ; CHECK-NEXT:    ;;#ASMSTART
 225 ; CHECK-NEXT:    ; use s[0:7]
 226 ; CHECK-NEXT:    ;;#ASMEND
 227 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 14
 228 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 15
 229 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 16
 230 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 17
 231 ; CHECK-NEXT:    v_readlane_b32 s4, v23, 18
 232 ; CHECK-NEXT:    v_readlane_b32 s5, v23, 19
 233 ; CHECK-NEXT:    v_readlane_b32 s6, v23, 20
 234 ; CHECK-NEXT:    v_readlane_b32 s7, v23, 21
 235 ; CHECK-NEXT:    v_readlane_b32 s8, v23, 22
 236 ; CHECK-NEXT:    v_readlane_b32 s9, v23, 23
 237 ; CHECK-NEXT:    v_readlane_b32 s10, v23, 24
 238 ; CHECK-NEXT:    v_readlane_b32 s11, v23, 25
 239 ; CHECK-NEXT:    v_readlane_b32 s12, v23, 26
 240 ; CHECK-NEXT:    v_readlane_b32 s13, v23, 27
 241 ; CHECK-NEXT:    v_readlane_b32 s14, v23, 28
 242 ; CHECK-NEXT:    v_readlane_b32 s15, v23, 29
 243 ; CHECK-NEXT:    ;;#ASMSTART
 244 ; CHECK-NEXT:    ; use s[0:15]
 245 ; CHECK-NEXT:    ;;#ASMEND
 246 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 30
 247 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 31
 248 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 32
 249 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 33
 250 ; CHECK-NEXT:    v_readlane_b32 s4, v23, 34
 251 ; CHECK-NEXT:    v_readlane_b32 s5, v23, 35
 252 ; CHECK-NEXT:    v_readlane_b32 s6, v23, 36
 253 ; CHECK-NEXT:    v_readlane_b32 s7, v23, 37
 254 ; CHECK-NEXT:    ;;#ASMSTART
 255 ; CHECK-NEXT:    ; use s[42:43]
 256 ; CHECK-NEXT:    ;;#ASMEND
 257 ; CHECK-NEXT:    ;;#ASMSTART
 258 ; CHECK-NEXT:    ; use s[52:55]
 259 ; CHECK-NEXT:    ;;#ASMEND
 260 ; CHECK-NEXT:    ;;#ASMSTART
 261 ; CHECK-NEXT:    ; use s[0:7]
 262 ; CHECK-NEXT:    ;;#ASMEND
 263 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 38
 264 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 39
 265 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 40
 266 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 41
 267 ; CHECK-NEXT:    ;;#ASMSTART
 268 ; CHECK-NEXT:    ; use s[16:31]
 269 ; CHECK-NEXT:    ;;#ASMEND
 270 ; CHECK-NEXT:    ;;#ASMSTART
 271 ; CHECK-NEXT:    ; use s[40:41]
 272 ; CHECK-NEXT:    ;;#ASMEND
 273 ; CHECK-NEXT:    ;;#ASMSTART
 274 ; CHECK-NEXT:    ; use s[36:39]
 275 ; CHECK-NEXT:    ;;#ASMEND
 276 ; CHECK-NEXT:    ;;#ASMSTART
 277 ; CHECK-NEXT:    ; use s[44:51]
 278 ; CHECK-NEXT:    ;;#ASMEND
 279 ; CHECK-NEXT:    v_readlane_b32 s4, v23, 42
 280 ; CHECK-NEXT:    v_readlane_b32 s5, v23, 43
 281 ; CHECK-NEXT:    v_readlane_b32 s6, v23, 44
 282 ; CHECK-NEXT:    v_readlane_b32 s7, v23, 45
 283 ; CHECK-NEXT:    v_readlane_b32 s8, v23, 46
 284 ; CHECK-NEXT:    v_readlane_b32 s9, v23, 47
 285 ; CHECK-NEXT:    v_readlane_b32 s10, v23, 48
 286 ; CHECK-NEXT:    v_readlane_b32 s11, v23, 49
 287 ; CHECK-NEXT:    v_readlane_b32 s12, v23, 50
 288 ; CHECK-NEXT:    v_readlane_b32 s13, v23, 51
 289 ; CHECK-NEXT:    v_readlane_b32 s14, v23, 52
 290 ; CHECK-NEXT:    v_readlane_b32 s15, v23, 53
 291 ; CHECK-NEXT:    ;;#ASMSTART
 292 ; CHECK-NEXT:    ; use s[0:15]
 293 ; CHECK-NEXT:    ;;#ASMEND
 294 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 54
 295 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 55
 296 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 56
 297 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 57
 298 ; CHECK-NEXT:    ;;#ASMSTART
 299 ; CHECK-NEXT:    ; use s[34:35]
 300 ; CHECK-NEXT:    ;;#ASMEND
 301 ; CHECK-NEXT:    ;;#ASMSTART
 302 ; CHECK-NEXT:    ; use s[0:3]
 303 ; CHECK-NEXT:    ;;#ASMEND
 304 ; CHECK-NEXT:    v_readlane_b32 s0, v23, 58
 305 ; CHECK-NEXT:    v_readlane_b32 s1, v23, 59
 306 ; CHECK-NEXT:    v_readlane_b32 s2, v23, 60
 307 ; CHECK-NEXT:    v_readlane_b32 s3, v23, 61
 308 ; CHECK-NEXT:    v_readlane_b32 s4, v23, 62
 309 ; CHECK-NEXT:    v_readlane_b32 s5, v23, 63
 310 ; CHECK-NEXT:    v_readlane_b32 s6, v0, 0
 311 ; CHECK-NEXT:    v_readlane_b32 s7, v0, 1
 312 ; CHECK-NEXT:    ;;#ASMSTART
 313 ; CHECK-NEXT:    ; use s[0:7]
 314 ; CHECK-NEXT:    ;;#ASMEND
 315 ; CHECK-NEXT:    v_readlane_b32 s0, v0, 2
 316 ; CHECK-NEXT:    v_readlane_b32 s1, v0, 3
 317 ; CHECK-NEXT:    v_readlane_b32 s2, v0, 4
 318 ; CHECK-NEXT:    v_readlane_b32 s3, v0, 5
 319 ; CHECK-NEXT:    v_readlane_b32 s4, v0, 6
 320 ; CHECK-NEXT:    v_readlane_b32 s5, v0, 7
 321 ; CHECK-NEXT:    v_readlane_b32 s6, v0, 8
 322 ; CHECK-NEXT:    v_readlane_b32 s7, v0, 9
 323 ; CHECK-NEXT:    v_readlane_b32 s8, v0, 10
 324 ; CHECK-NEXT:    v_readlane_b32 s9, v0, 11
 325 ; CHECK-NEXT:    v_readlane_b32 s10, v0, 12
 326 ; CHECK-NEXT:    v_readlane_b32 s11, v0, 13
 327 ; CHECK-NEXT:    v_readlane_b32 s12, v0, 14
 328 ; CHECK-NEXT:    v_readlane_b32 s13, v0, 15
 329 ; CHECK-NEXT:    v_readlane_b32 s14, v0, 16
 330 ; CHECK-NEXT:    v_readlane_b32 s15, v0, 17
 331 ; CHECK-NEXT:    ;;#ASMSTART
 332 ; CHECK-NEXT:    ; use s[0:15]
 333 ; CHECK-NEXT:    ;;#ASMEND
 334 ; CHECK-NEXT:    v_readlane_b32 s0, v0, 18
 335 ; CHECK-NEXT:    v_readlane_b32 s1, v0, 19
 336 ; CHECK-NEXT:    ;;#ASMSTART
 337 ; CHECK-NEXT:    ; use s[0:1]
 338 ; CHECK-NEXT:    ;;#ASMEND
 339 ; CHECK-NEXT:    v_readlane_b32 s0, v0, 20
 340 ; CHECK-NEXT:    v_readlane_b32 s1, v0, 21
 341 ; CHECK-NEXT:    v_readlane_b32 s2, v0, 22
 342 ; CHECK-NEXT:    v_readlane_b32 s3, v0, 23
 343 ; CHECK-NEXT:    ;;#ASMSTART
 344 ; CHECK-NEXT:    ; use s[0:3]
 345 ; CHECK-NEXT:    ;;#ASMEND
 346 ; CHECK-NEXT:    v_readlane_b32 s0, v0, 24
 347 ; CHECK-NEXT:    v_readlane_b32 s1, v0, 25
 348 ; CHECK-NEXT:    v_readlane_b32 s2, v0, 26
 349 ; CHECK-NEXT:    v_readlane_b32 s3, v0, 27
 350 ; CHECK-NEXT:    v_readlane_b32 s4, v0, 28
 351 ; CHECK-NEXT:    v_readlane_b32 s5, v0, 29
 352 ; CHECK-NEXT:    v_readlane_b32 s6, v0, 30
 353 ; CHECK-NEXT:    v_readlane_b32 s7, v0, 31
 354 ; CHECK-NEXT:    ;;#ASMSTART
 355 ; CHECK-NEXT:    ; use s[0:7]
 356 ; CHECK-NEXT:    ;;#ASMEND
 357 ; CHECK-NEXT:    v_readlane_b32 s0, v0, 32
 358 ; CHECK-NEXT:    v_readlane_b32 s1, v0, 33
 359 ; CHECK-NEXT:    v_readlane_b32 s2, v0, 34
 360 ; CHECK-NEXT:    v_readlane_b32 s3, v0, 35
 361 ; CHECK-NEXT:    v_readlane_b32 s4, v0, 36
 362 ; CHECK-NEXT:    v_readlane_b32 s5, v0, 37
 363 ; CHECK-NEXT:    v_readlane_b32 s6, v0, 38
 364 ; CHECK-NEXT:    v_readlane_b32 s7, v0, 39
 365 ; CHECK-NEXT:    v_readlane_b32 s8, v0, 40
 366 ; CHECK-NEXT:    v_readlane_b32 s9, v0, 41
 367 ; CHECK-NEXT:    v_readlane_b32 s10, v0, 42
 368 ; CHECK-NEXT:    v_readlane_b32 s11, v0, 43
 369 ; CHECK-NEXT:    v_readlane_b32 s12, v0, 44
 370 ; CHECK-NEXT:    v_readlane_b32 s13, v0, 45
 371 ; CHECK-NEXT:    v_readlane_b32 s14, v0, 46
 372 ; CHECK-NEXT:    v_readlane_b32 s15, v0, 47
 373 ; CHECK-NEXT:    ;;#ASMSTART
 374 ; CHECK-NEXT:    ; use s[0:15]
 375 ; CHECK-NEXT:    ;;#ASMEND
 376 ; CHECK-NEXT:    ; kill: killed $vgpr23
 377 ; CHECK-NEXT:    ; kill: killed $vgpr0
 378 ; CHECK-NEXT:    s_endpgm
 379   call void asm sideeffect "", "~{v[0:7]}" () #0
 380   call void asm sideeffect "", "~{v[8:15]}" () #0
 381   call void asm sideeffect "", "~{v[16:19]}"() #0
 382   call void asm sideeffect "", "~{v[20:21]}"() #0
 383   call void asm sideeffect "", "~{v22}"() #0
 384
 385   %val0 = call <2 x i32> asm sideeffect "; def $0", "=s" () #0
 386   %val1 = call <4 x i32> asm sideeffect "; def $0", "=s" () #0
 387   %val2 = call <8 x i32> asm sideeffect "; def $0", "=s" () #0
 388   %val3 = call <16 x i32> asm sideeffect "; def $0", "=s" () #0
 389   %val4 = call <2 x i32> asm sideeffect "; def $0", "=s" () #0
 390   %val5 = call <4 x i32> asm sideeffect "; def $0", "=s" () #0
 391   %val6 = call <8 x i32> asm sideeffect "; def $0", "=s" () #0
 392   %val7 = call <16 x i32> asm sideeffect "; def $0", "=s" () #0
 393   %val8 = call <2 x i32> asm sideeffect "; def $0", "=s" () #0
 394   %val9 = call <4 x i32> asm sideeffect "; def $0", "=s" () #0
 395   %val10 = call <8 x i32> asm sideeffect "; def $0", "=s" () #0
 396   %val11 = call <16 x i32> asm sideeffect "; def $0", "=s" () #0
 397   %val12 = call <2 x i32> asm sideeffect "; def $0", "=s" () #0
 398   %val13 = call <4 x i32> asm sideeffect "; def $0", "=s" () #0
 399   %val14 = call <8 x i32> asm sideeffect "; def $0", "=s" () #0
 400   %val15 = call <16 x i32> asm sideeffect "; def $0", "=s" () #0
 401   %val16 = call <2 x i32> asm sideeffect "; def $0", "=s" () #0
 402   %val17 = call <4 x i32> asm sideeffect "; def $0", "=s" () #0
 403   %val18 = call <8 x i32> asm sideeffect "; def $0", "=s" () #0
 404   %val19 = call <16 x i32> asm sideeffect "; def $0", "=s" () #0
 405   %cmp = icmp eq i32 %in, 0
 406   br i1 %cmp, label %bb0, label %ret
 407
 408 bb0:
 409   call void asm sideeffect "; use $0", "s"(<2 x i32> %val0) #0
 410   call void asm sideeffect "; use $0", "s"(<4 x i32> %val1) #0
 411   call void asm sideeffect "; use $0", "s"(<8 x i32> %val2) #0
 412   call void asm sideeffect "; use $0", "s"(<16 x i32> %val3) #0
 413   call void asm sideeffect "; use $0", "s"(<2 x i32> %val4) #0
 414   call void asm sideeffect "; use $0", "s"(<4 x i32> %val5) #0
 415   call void asm sideeffect "; use $0", "s"(<8 x i32> %val6) #0
 416   call void asm sideeffect "; use $0", "s"(<16 x i32> %val7) #0
 417   call void asm sideeffect "; use $0", "s"(<2 x i32> %val8) #0
 418   call void asm sideeffect "; use $0", "s"(<4 x i32> %val9) #0
 419   call void asm sideeffect "; use $0", "s"(<8 x i32> %val10) #0
 420   call void asm sideeffect "; use $0", "s"(<16 x i32> %val11) #0
 421   call void asm sideeffect "; use $0", "s"(<2 x i32> %val12) #0
 422   call void asm sideeffect "; use $0", "s"(<4 x i32> %val13) #0
 423   call void asm sideeffect "; use $0", "s"(<8 x i32> %val14) #0
 424   call void asm sideeffect "; use $0", "s"(<16 x i32> %val15) #0
 425   call void asm sideeffect "; use $0", "s"(<2 x i32> %val16) #0
 426   call void asm sideeffect "; use $0", "s"(<4 x i32> %val17) #0
 427   call void asm sideeffect "; use $0", "s"(<8 x i32> %val18) #0
 428   call void asm sideeffect "; use $0", "s"(<16 x i32> %val19) #0
 429   br label %ret
 430
 431 ret:
 432   ret void
 433 }
 434
 435 attributes #0 = { nounwind }
 436 attributes #1 = { nounwind "amdgpu-waves-per-eu"="10,10" }