llvm/test/CodeGen/AMDGPU/schedule-physregdeps.mir

   1 # RUN: llc -mtriple=amdgcn -run-pass machine-scheduler -verify-machineinstrs %s -o - -debug-only=machine-scheduler 2>&1 | FileCheck %s
   2 # REQUIRES: asserts
   3
   4 # CHECK:     SU(0):   $vgpr0 = V_MOV_B32_e32 $sgpr0, implicit $exec
   5 # CHECK:       Successors:
   6 # CHECK-NEXT:    SU(2): Out  Latency=1
   7 # CHECK-NEXT:    SU(2): Data Latency=1 Reg=$vgpr0
   8 # CHECK:     SU(1):   $vgpr1 = V_MOV_B32_e32 $sgpr0, implicit $exec
   9 # CHECK:       Successors:
  10 # CHECK-NEXT:    SU(3): Out  Latency=1
  11 # CHECK-NEXT:    SU(3): Data Latency=1 Reg=$vgpr1
  12 # CHECK:     SU(2):   $vgpr0 = V_ADD_CO_U32_e32 $sgpr2, $vgpr0, implicit-def $vcc, implicit $exec
  13 # CHECK:       Predecessors:
  14 # CHECK-NEXT:    SU(0): Out  Latency=1
  15 # CHECK-NEXT:    SU(0): Data Latency=1 Reg=$vgpr0
  16 # CHECK:       Successors:
  17 # CHECK-NEXT:    SU(4): Out  Latency=1
  18 # CHECK-NEXT:    SU(4): Data Latency=1 Reg=$vgpr0_vgpr1
  19 # CHECK-NEXT:    SU(3): Out  Latency=1
  20 # CHECK-NEXT:    SU(3): Data Latency=1 Reg=$vcc
  21 # CHECK:     SU(3):   $vgpr1 = V_ADDC_U32_e32 0, $vgpr1, implicit-def dead $vcc, implicit $vcc, implicit $exec
  22 # CHECK:       Predecessors:
  23 # CHECK-NEXT:    SU(2): Out  Latency=1
  24 # CHECK-NEXT:    SU(2): Data Latency=1 Reg=$vcc
  25 # CHECK-NEXT:    SU(1): Out  Latency=1
  26 # CHECK-NEXT:    SU(1): Data Latency=1 Reg=$vgpr1
  27 # CHECK:       Successors:
  28 # CHECK-NEXT:    SU(4): Out  Latency=1
  29 # CHECK-NEXT:    SU(4): Data Latency=1 Reg=$vgpr0_vgpr1
  30 # CHECK:     SU(4):   $vgpr0_vgpr1 = FLAT_LOAD_DWORDX2 renamable $vgpr0_vgpr1, 0, 0, implicit $exec, implicit $flat_scr
  31 # CHECK:       Predecessors:
  32 # CHECK-NEXT:    SU(3): Out  Latency=1
  33 # CHECK-NEXT:    SU(3): Data Latency=1 Reg=$vgpr0_vgpr1
  34 # CHECK-NEXT:    SU(2): Out  Latency=1
  35 # CHECK-NEXT:    SU(2): Data Latency=1 Reg=$vgpr0_vgpr1
  36 # CHECK:       Successors:
  37 # CHECK-NEXT:    ExitSU: Ord  Latency=3 Artificial
  38
  39 ---
  40 name: test
  41 tracksRegLiveness: true
  42 body: |
  43   bb.0:
  44     liveins: $sgpr0, $sgpr1, $sgpr2
  45     $vgpr0 = V_MOV_B32_e32 $sgpr0, implicit $exec
  46     $vgpr1 = V_MOV_B32_e32 $sgpr0, implicit $exec
  47     $vgpr0 = V_ADD_CO_U32_e32 $sgpr2, $vgpr0, implicit-def $vcc, implicit $exec
  48     $vgpr1 = V_ADDC_U32_e32 0, $vgpr1, implicit-def dead $vcc, implicit $vcc, implicit $exec
  49     $vgpr0_vgpr1 = FLAT_LOAD_DWORDX2 renamable $vgpr0_vgpr1, 0, 0, implicit $exec, implicit $flat_scr
  50 ...