Bump version to 19.1.0-rc3
[llvm-project.git] / llvm / test / CodeGen / ARM / unschedule-reg-sequence.ll
blob37ba34e1699dce17e5090d0b0d2f92034cf886ec
1 ; RUN: llc -verify-machineinstrs < %s
2 ; Regression test for https://github.com/llvm/llvm-project/issues/58911
4 target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
5 target triple = "armv7-none-unknown-eabi"
7 @a = dso_local global i64 0, align 8
8 @d = dso_local local_unnamed_addr global i32 0, align 4
10 define dso_local void @f() nounwind {
11 entry:
12   store volatile i64 0, ptr @a, align 8
13   %0 = load i32, ptr @d, align 4
14   %tobool.not = icmp eq i32 %0, 0
15   %conv = zext i32 %0 to i64
16   %sub = sub nsw i64 0, %conv
17   %cond = select i1 %tobool.not, i64 0, i64 %sub
18   store volatile i64 %cond, ptr @a, align 8
19   ret void